Devre değerlendirme problemi için küçük devreler

Let bir harita fonksiyonu s -GATE devre C üzerinde , n bit ve bir n- bitlik dize x için Cı- ( x ) . Devreler atamaları asiklik dizisi olarak kodlanır varsayalım k : = gr ( i , j ) burada i , j , k, tel etiketlerdir.$\mathsf{CircuitEval}_{s, n}$$s$$C$$n$$n$$x$$C(x)$$k := g(i, j)$$i, j, k$

Bunun biraz komik bir soru olduğunu biliyorum, ama bu sorunun devre karmaşıklığında en iyi bilinen üst sınır nedir? Bu işlevi hesaplayan bir tek bant TM vardır ve bu nedenle Fischer-Pippenger simülasyonu ile O ( ( s + n ) 2 log ( s + n ) ) boyutu yeterli olmalıdır. İkinci dereceden, ileri geri arama yapmaktan gelir. Daha iyisini yapmak mümkün mü? O ( s + n ) bedeninde yapmak mümkün mü ?$O((s + n)^2)$$O((s + n)^2 \log(s + n))$$O(s + n)$

$(n+s)\log^{O(1)}(n+s)$

Bunun bir kanıtıdır vardır burada sayfa 6 (Teoremi 3.1 (Folklor) bakın).