DLogTime ve NLogTime için Devre Karmaşıklığı Karakterizasyonu

ve N L o g T i m e sahip olduğumuz en küçük karmaşıklık sınıflarından ikisidir. (Not logaritmik zaman hiyerarşisi bu L , H eşittir bir C 0 ve bu ilk iki seviye olan L H ).$\mathsf{DLogTime}$$\mathsf{NLogTime}$$\mathsf{LH}$$\mathsf{AC}^0$$\mathsf{LH}$

Bu okuduktan sonra soru , bu iki sınıf arasındaki ayrılması bilinen olup olmadığını görmek için ilgi hale gelir ve aslında o zamandan beri ayırmak için kolaydır . (Robin Kothari sayesinde Ayrıca bkz bilinen$OR(x_1,...,x_n) \in \mathsf{NLogTime}-\mathsf{DLogTime}$). Şimdi karşılık gelen devre karmaşıklığı karakterizasyonunu bilmek istiyorum. Biraz araştırdım ve birkaç kişiye sordum ama cevabı bulamadım.

ve N L o g T i m e karmaşıklık sınıfları için hoş devre karmaşıklığı karakteristiklerimiz var mı?$\mathsf{DLogTime}$$\mathsf{NLogTime}$

Not: , küçük karmaşıklık sınıfları için tekdüzelik tanımlanırken çok şey gösterir. Küçük zaman sınırının bu makinelerin tüm girdiyi okumasına izin vermediğini, yalnızca girişten lg n bitlerini okuyabildiğini ve sınıfların bir bitin adresini yazıp daha sonra bu biti doğrudan okuyabilen makineleri kullanarak tanımlandığını unutmayın. yani oraya ulaşmak için önceki tüm bitlerin üzerinden geçmeniz gerekmez).$\mathsf{DLogTime}$$\lg n$

CS karmaşıklık teorisi tarafından kullanılan devre karmaşıklık sınıflarının VLSI topluluğundan farklı tahminler yapması ve farklı metrikler kullanması çok daha ilginçtir. Gönderen Boole fonksiyonlarının VLSI karmaşıklığı :

değişkeninin tüm Boolean fonksiyonlarının O ( 2 n / n ) geçidi (Lupanov teoremi) olan bir mantık devresi ile hesaplanabileceği ve bu boyutta mantık devreleri gerektiren n değişkenlerin Boolean fonksiyonlarının mevcut olduğu iyi bilinmektedir. teoremi). Thompson'ın VLSI çip modelini kullanarak VLSI devreleri tarafından hesaplanan Boole fonksiyonları için karşılık gelen sonuçları sunuyoruz. N değişkeninin tüm Boolean fonksiyonlarının O ( 2 n ) alanı ve periyod 1'in bir VLSI devresi ile hesaplanabileceğini kanıtlıyoruz ve n'nin Boolean fonksiyonları olduğunu kanıtlıyoruz$n$$O(2^n/n)$$n$$O(2^n)$$n$her (dışbükey) VLSI yongasının alana sahip olması gereken değişkenler .$\Omega(2^n)$

İlginç bir şekilde, VLSI devre karmaşıklığı, önemli olan tek bir "derinlik" olduğu için derinliği "alakasız" olarak görme eğilimindedir: kritik yol. En pratik amaçlar için, keyfi olarak karmaşık bir devre n gecikmesi ile olarak ele alınabilir .$O(1)$$n$

Aslında, / N L o g T i m e kavramının doğrudan VLSI devre karmaşıklığına dönüştüğünden emin değilim . Shannons 2 n / n sonucu bile kolayca tercüme edilmez: Shannons sonuçları yalnızca ≤ 2 {{OR, OR, NOT} derecesinden oluşan bir boole temeli için geçerlidir . Bu tek temel değildir ve gittikçe daha fazla kapı tipine izin verdiğiniz için gereken "kapı" sayısı önemli ölçüde düşer. Aşağıda a r e a $DLogTime$$NLogTime$$2^n/n$$\le2$$area^2$ 2 girişli NAND geçidinin boyutuna normalize edilmiş ticari bir VLSI standart hücre kütüphanesinden:

        2 3 4 <- Arity
ve 1.14 1.28 1.41
nand 1.00 1.14 1.28
veya 1.14 1.41 1.41
ne de 1.00 1.14 1.41
xor 1.62 2.44
xnor 1.62 2.44

buf 1.14
inv 0.80

aoi22 1.28
aoi222 1.62
aoi33 1.62
oai22 1.41
oai222 1.72
oai33 1.62

addf 2.64

Spesifik olarak, birinci fonksiyon kapılarının sayısının, artitenin kaç kez göründüğüne eşit olduğu, ikinci fonksiyonu besleyen, boyut olarak boyutlandırılmış birinci fonksiyondan oluşan / oluşan aoi/ oaikapıları not edin . Örneğin, "Bir NOR geçidini besleyen iki 2 giriş VE geçidi" temsil eder.And Or InvertOr And Invertaoi22

Benim açımdan: Ayrı ayrı ele alındığında, bir oai222bağlantı için kullanılan herhangi bir alan hariç olmak üzere toplam ~ 4.56 alan için üç 2 girişli OR geçidi ve 3 girişli NAND geçidi kullanılarak bir fonksiyon oluşturulabilir. Yine de bu ilkel sadece 1.72 bir alanda gerçekleştirilebilir, yani aynı boole fonksiyonunun ayrı bir tezahürü 2.65 kat daha fazla alan tüketir.

$n$$n\ge2$$n$

Daha karmaşık ilkellerin yayılma özellikleri, ayrı kapılarla elde edilebileceklerden önemli ölçüde daha iyidir.

$\mathcal{P}$$\mathcal{NP}$

$\mathcal{P} \ne \mathcal{NP}$$\mathcal{NP}$$f : \{0,1\}^n \to \{0,1\}$$f$$2^n/n$$\mathcal{NP}$.

$f : \{0,1\}^n \to \{0,1\}$$\mathcal{NP}$$\{0,1\}^n$$2^n/n$$n$$n$$\mathcal{NP}$$\mathcal{NP}$$2^n/n$

VLSI Uygulamalarının Karmaşıklığı ve Tamsayı Çarpımına Uygulanan Boole İşlevlerinin Grafik Gösterimleri Üzerine Bir OBDD modeli kullanarak devre karmaşıklığının tahmin edilmesinin, gerçek devre karmaşıklığını fazla tahmin ettiğini gösterir:

$AT^2 = \Omega (n^2)$$\Omega(c^n)$$c<1$$AT^2 = O(n^{1+c})$

$n$$2n-1$$i-1$$2n-i-1$$1\le i\le n$$AT^2 = \Omega(i^2)$$\Omega(1.09^i)$