AC inverter H köprüleri bu şekilde sürülür mü?


10

Denilen şu anda oluyor bir google yarışma var küçük kutu meydan . Çok verimli bir AC invertör tasarlamaktır. Temel olarak inverter, birkaç yüz voltluk bir DC gerilimi ile beslenir ve kazanan tasarım, 2kW (veya 2kVA) çıkışını elektriksel olarak en verimli şekilde üretme kabiliyeti ile seçilecektir. Karşılanması gereken birkaç kriter daha var, ancak temel zorluk bu ve organizatörler% 95'ten fazla bir verimliliğin şart olduğunu söylüyor.

Bu uzun bir emir ve bunu sadece bir egzersiz olarak düşünmemi sağladı. Çok sayıda inverter H köprü tasarımı gördüm, ancak hepsi dört MOSFET'e PWM sürüyor, yani anahtarlama kayıplarına her zaman katkıda bulunan 4 transistör var: -

resim açıklamasını buraya girin

Üst diyagram normalde invertör tasarımları hakkında okuduğum gibidir, ancak alt diyagram beni anahtarlama kayıplarını neredeyse 2 azaltmanın bir aracı olarak vurdu.

Daha önce hiç görmedim, bu yüzden başka birinin olsaydı burada soracağımı düşündüm - belki de tanımadığım bir "sorun" var. Her neyse, kimse bunu neden yayınladığımı merak ederse yarışmaya girmemeye karar verdim.

DÜZENLEME - sadece nasıl çalışması gerektiğini düşünüyorum - Q1 ve Q2 (PWM kullanarak) 0V ve + V arasında değişebilen bir "yumuşatılmış" voltaj üretebilir. Bir güç AC dalga formunun ilk yarım döngüsünü üretmek için Q4 açılır (Q3 kapalı) ve Q1 / Q2 0 dereceden 180'e bir sinüs dalgası yapmak için PWM anahtarlama dalga formlarını üretti. 2. yarım döngü için Q3 açılır (Q4 kapalı) ve Q1 / Q2 uygun PWM zamanlamaları kullanılarak ters sinüs voltajı üretir.

Soru:

  • Bu tür tasarımda farkında olmadığım bir sorun var mı - belki EMC emisyonları veya "sadece aptalca çalışmayacak!"

Belki bir şey eksik (ya da, çünkü benim topaç bacak çekerek vardır idi Uluslararası Korsan Gibi Konuşma Günü dün Off, beni buckos -?). Yükün sadece PWM frekansında 1/2 kez akan gücü olmayacak mı? Bunun anahtarlama kayıplarını azalttığını anlayabiliyorum, ama bu mevcut gücü hoş olmayan bir şekilde yarıya indirmeyecek mi, arrr, ya lubber? (Fiting 'lingo, arrrr eksikliği nedeniyle düzeltildi!)
gbulmer

Bu şekilde kontrol edilirler, faydaları 3 fazlı bir invertörde daha kolay görülür. Bu çılgın zorlukla karşılaştım, bu verimliliğin bir rezonans dönüştürücü veya diğer ZCS şemaları ile buluşmasını görmenin tek yolu
JonRB

@JonRB - belki bir bağlantınız var mı?
Andy aka

Ben yaparım. Yıllar önce çalıştığım bir invertörde böyle bir şema kullanıldı, bir makale yazdık ( ieeexplore.ieee.org/xpl/… ) Doğrudan bir bağlantı sağlayabilirsem yapardım. NOT sinüs kalitesi alabileceğiniz kadar iyi değil
JonRB

1
Yorumum doğru okunmuyor. Söylemek istediğim, MOSFET anahtarlama kayıplarını tahmin etme ... , sorunuzu okuyan insanlar için anahtarlama kayıpları hakkında kullanışlı bir referans olabilir . Onlarda anladığımdan daha fazlası var. Tabii ki, daha iyi bir referansınız olabilir ve çok yakında kaybolabilir.
gbulmer

Yanıtlar:


7

Bu yapılabilir mi? Evet

Yapıldı mı? Evet

Beklendiği gibi olacak mı? anahtarlama kayıplarının yarısı? Evet ve iletim kayıpları için sağ bacak cihaz seçimi işlem hızına dikkat edilirse, powerCore kayıplarını daha da artırabilirsiniz.

Bazı gerçekten GERÇEKTEN kötü bir şekilde optimize edilmiş çıkış filtresine sahip ve gerçekten ayarlanmamış hızlı model, sadece bir noktayı kanıtlamak için 100kHz anahtarlama frekansı (makul çıktı sağlamak için 10kHz ortaya çıktı, ancak bir FFT gerekli olacak ve değişen yükler: L, C, rect vb ...)

Böyle bir şema sıfır geçişte mücadele eder, bu nedenle THd üzerindeki etkinin kabul edilebilir bir sınırlama olup olmadığı değerlendirilmeli ve belirlenmelidir.

resim açıklamasını buraya girin resim açıklamasını buraya girin resim açıklamasını buraya girin resim açıklamasını buraya girin

Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.