Baypas kapasitörlerinin karakterizasyonu

Ben Dekuplaj kapaklar yanı sıra bu uygulama notu Xilinx Güç Dağıtım Ağı dahil birkaç yazı okuyordu .

Bir güç dağıtım sistemindeki kapasitör değerleri ile ilgili bir sorum var. Maalesef bu soruyu sormadan önce biraz arka plan vermem gerektiğine inanıyorum.

Hem forum mesajında hem de uygulama notunda belirtildiği gibi, bir kapasitörün fiziksel geometrisi kendi kendine endüktansı belirler. Ayrılma durumunda kapasitör, dahili direnç, endüktans ve kapasitans ile küçük bir güç kaynağı olarak modellenebilir. Frekans alanında, kapasitörün iç empedansının görünümü, oluğun başlangıcının (sıfır) kapasitans değeri tarafından dikildiği ve sonun (kutup) parazit-endüktanstan olduğu bir "oluk" dur. Oluğun en düşük noktası, kapasitör / parazitik endüktans değerinin LC kombinasyonunun parazitik direnci veya rezonans frekansının en düşük değeri ile belirlenir (hangisi daha yüksek bir empedans üretir).

Aşağıdaki bir kapasitörün özelliklerini gösteren bir görüntüdür

resim açıklamasını buraya girin

İşte rezonans frekansı için denklem.

\frac{1}{2 π \sqrt{L \times C}}

$\frac{1}{2\pi \sqrt{L \times C}}$ -Olin'i yakaladığınız için teşekkürler

Bu nedenle, verilen paket boyutundaki en büyük boyut kapasitörü, örneğin 0402 seçilebilir ve direğin özellikleri değişmeyecek ve sadece sıfır daha düşük bir frekansa taşınacaktır (görüntüde, aşağı doğru eğim büyük kapasitör değerleri için sola kaydırılmıştır) daha geniş bir bant genişliğinin baypas edilmesine olanak tanır. Kapasitörün üst kısmını tanımlayan rezonans direği, aynı ambalaj boyutundaki daha yüksek değerli kapasitörleri kapsamalıdır.

Daha sonra uygulama notunda "Kapasitör Yerleşimi" adlı bir bölüm var, burada Olin'in yanıtında açıklandığı gibi, kapasitörün etkinliği sadece kapağın endüktansıyla ilgili değil, aynı zamanda kapağın yerleştirilmesi ile de ilgilidir. . Konuşma diline göre sorun şudur: Bir IC daha fazla güç çekmeye başladığında, voltaj sarkmaya başlar, bu sarkmanın ayırma kapasitörü tarafından görülmesi için geçen süre, sinyalin (voltajın) yayılma hızı ile belirlenir. damla) seyahat gerekir, temelde daha yakın daha iyidir. Uygulama notunda aşağıdaki gibi bir örnek yapılır:

0.001uF X7R seramik yonga kapasitör, 0402 paket Lis = 1.6 nH (hem parazitik öz endüktansın hem de tahta endüktansının teorik endüktansı)

Kondansatörün en düşük empedansa sahip olduğu rezonans frekansı

F r i s = \frac{1}{2 π \sqrt{L \times C}}

$Fris = \frac{1}{2\pi \sqrt{L \times C}}$

F r i s = \frac{1}{2 π \sqrt{1.6 \times 10^{-} 9 \times 0.001 \times 10^{-} 6}} = 125.8 M H z

$Fris = \frac{1}{2\pi \sqrt{1.6\times10^-9 \times 0.001\times10^-6}} = 125.8MHz$

Bu frekansın süresi Tris

T r i s = \frac{1}{F r i s}

$Tris = \frac{1}{Fris}$

T r i s = \frac{1}{125.8 \times 10^{6}} = 7.95 n s

$Tris = \frac{1}{125.8\times10^6} = 7.95ns$

Bir kapasitörün etkili olabilmesi için, bir pim üzerindeki voltajın düşebileceğinden daha hızlı tepki verebilmesi gerekir. Voltaj sarkması 7.95ns'den daha hızlı olsaydı, pimdeki daldırma ile kapasitörler arasında voltaj yükselmelerinde ortaya çıkan bu daldırma özelliğine zaman ayırabileceğinden, voltajı kahverengi bir noktaya düşürebilir, veya sıfırlayın. Kondansatörün etkin kalabilmesi için, voltaj değişikliğinin daha yavaş bir hızda gerçekleşmesi ve rezonans periyodunun (Tris) bir kısmının olması gerekir. Bu ifadeyi ölçmek için bir kapasitörün kabul edilen etkili bir tepki süresi rezonans frekansının 1 / 40'ıdır, bu nedenle bu kapasitörün etkin frekansı gerçekten

E f f e c t i v e F r i s = \frac{125.8 \times 10^{6}}{40} = 3.145 M H z

$Effective Fris = \frac{125.8\times10^6}{40} = 3.145MHz$

veya kapasitör, .318uS periyodu boyunca meydana gelen bir düşüşü kapsayabilir.

E f f e c t i v e T r i s = \frac{1}{3.145 \times 10^{6}} = .318 u s

$Effective Tris = \frac{1}{3.145\times10^6} = .318us$

Ne yazık ki bir kondansatör genellikle bir pimin üstüne yerleştirilemez, bu nedenle PCB'nin oluşturduğu malzemeden başka bir gecikme olur. Bu gecikme, malzemenin yayılma hızı olarak modellenebilir. Uygulama notunda, standart bir FR4 dielektrik yayılma hızı inç başına 166ps'dir.

Yukarıdan etkili rezonans periyodunu (Tris) ve malzemenin yayılma hızını kullanarak, kondansatörün Etkili Fris'te etkili kaldığı mesafeyi bulabiliriz.

D i s t a n c e (x) = \frac{t i m e (t)}{s p e e d (\frac{t}{x})}

$Distance(x) = \frac{time(t)}{speed(\frac{t}{x})}$

D i s t a n c e (x) = \frac{.318 \times 10^{-} 6}{1.66 \times 10^{-} 12} = 1.20 i n

$Distance(x) = \frac{.318\times10^-6}{1.66\times10^-12} = 1.20in$

Sonunda sorumu sorabilirim!

Paket boyutu, modellenmiş güç kaynağının empedansının direğini veya üst sınırını azaltan kapağın bir parçası olduğundan, 0.001uF kapak 0402 paketi veya 0.47uF kapasitör kullanmamın önemi yok 0402 paketi. Kapağın Fris'ini belirlemek için daha iyi bir yöntem, iç direncin veya etkili kapasitansın kutup ile kesiştiği frekansı bulmaktır (hangi nokta daha yüksekse). Bu doğru mu? veya dikkate almadığım başka bir faktör var mı?

capacitor frequency decoupling-capacitor

— Dave
kaynak

Vaov! Ve sonra sadece 100nF'lik bir kapak yerleştirdiğimizi söyleyin :-)

— Federico Russo

Rezonans frekansı hesaplamanızda bir kare kök eksik. F = 1 / (2 Pi sqrt (LC)) olmalıdır.

— Olin Lathrop

Boyutu olduğu önemli. 1nF kapak, daldırma köprüsü için yeterli enerjiye sahip olmayabilir. Dalmaya ve süresine ne tür bir akım neden olduğunu bilmeniz gerekir.

— stevenvh

@Olin Lathrop. Haydi teşekkürler! İtibar beni tekrar atıyor, 10 olmadan yazıyı düzenleyemiyorum ... eğer oraya gidersem, düzeltirim.

— Dave

@Dave: "bir kapasitörün kabul edilen etkili bir tepki süresi rezonans süresinin 1 / 40'ıdır", ancak daha sonra frekansı 40'a bölersiniz. Periyodu bölme = frekansı çarpma.

— Federico Russo

En sevdiğim elektronik kitabı " Yüksek Hızlı Dijital Tasarım: Kara Büyü El Kitabı ". Bu kitabı tavsiye ederim. Pahalı görünüyor, ama tamamen karşılığı değer. Bu kitabın bir bypass kapağı seçmeyle ilgili 12 sayfası var! Yazar Howard Johnson, konulardan biri olarak ayırma başlıkları olan bazı dersleri de öğretiyor.

Yıllar boyunca öğrendiğim ve bu kitap tarafından desteklenen bazı önemli şeyler, ayırma başlıkları ile "standart uygulamalar" neredeyse her zaman yanlıştır ve bunları seçmek ve yönlendirmek için bilimden daha fazla sanat olması .

Ayırma kapakları ile ilgili yapabileceğiniz birçok hesaplama var, ancak bunların çoğu birçok şeyden dolayı doğru değil. Kapakların kendileri çılgınca değişir (özellikle X7R gibi daha yüksek dielektrik kapaklar). PCB düzeni işleri büyük ölçüde değiştirir (ve bunun için 3-D'de düşünmeniz gerekir). Sıcaklık ve voltaj, kapakların davranışını değiştirecektir. Tek bir kapak hem "güç kaynağı yumuşatma kapağı" hem de "AC sinyal dönüş baypas kapağı" olarak davranacaktır. Vb.

Johnson'ın yaptığı, birçok denemeden sonra, endüktansın en önemli faktör olduğunu ve neredeyse diğer tüm düşüncelerin bataklık olduğunu anlamaktı. Bu nedenle ayırma kapaklarını seçerken ve yerleştirirken amaç, en yüksek pratik değere sahip birçok fiziksel olarak küçük kapak kullanmak ve onları toplam endüktans mümkün olduğunca düşük olacak şekilde yönlendirmektir.

İdeal bir 0402 paketinde çok sayıda 0.1 uF kapak kullanmak olacaktır. Bunları PCB'nin arka tarafındaki çipin altına yerleştirin. Kapak aşağıdaki resimde gösterildiği gibi yönlendirilmelidir. Ve yollar doğrudan güç / yer düzlemlerine gider (genellikle endüktansı artıracağı için çipin güç pimlerine değil). Kapağı çipin altına yerleştirirseniz, bazen bunu herhangi bir sorun olmadan paylaşabilirsiniz.

uygun ayırma kapağı düzeni

0.1 uF kapağın seçilmesinin nedeni, 0402 paketindeki en yüksek pratik olmasıdır. 0402'nin seçilmesinin nedeni, en küçük pratik boyut olması ve etkili ESL / ESR'yi düşürmek için bunların çoğunu kullanmak istemenizdir. Güç ve zemin düzlemleri olmayan 2 katmanlı bir PCB'niz varsa, elbette tüm bahisler kapalıdır.

Matematiğin kullanımını küçümsemek istemiyorum, bu önemli, ancak güç kaynağı ayırma ve AC dönüş yollarının karmaşıklığı, matematiği gerçek dünyada o kadar pratik hale getirmiyor. Gerçek dünyada, bir "genel kural" gerçekten yardımcı olur. Bu konuyla ilgili birçok kuraldan sadece diğer kuralların işe yaramadığını kanıtlayan Howard Johnson oldu ve bu daha iyi kuralı sağladı. Deneyim ve deneyimlerim bunun doğru olduğunu gösterdi.

Evet, sıfırla çarpmayı ve sonuna uygun miktarı eklemeyi hatırladığınız sürece denklemler önemlidir.

— Olin Lathrop

@Olin Lathrop Doh! ÇOK YÖNLENDİRMEDİM, sıfıra böldüm. Bu yüzden benim için hiç işe yaramadı!

Baypas kapakları hem VDD-VSS'deki yerel düşüşleri en aza indirmeye hem de ana besleme akımındaki dalgalanmaları en aza indirmeye yarar. VDD-VSS'nin sorunlara neden olacak kadar daldırılmaması durumunda, besleme akımı dalgalanmalarında daha fazla düşüş olması, VDD-VSS düşüşlerindeki düşüşlerden daha yararlı olmaya eğilimlidir (önceki EMI'ya neden olduğu için). Zemin düzlemi ile çipin besleme kabloları arasında baypas kapağına sahip olmanın EMI azaltımı için en uygun olmasını beklerim; buna katılır mısın

— Supercat

@supercat Tamamen takip etmedim. Doğrudan güç / gnd pimleri üzerindeki kapaklar, güce bağlı EMI'yi azaltır, ancak sinyallerin artan döngü alanı artı dönüş yolları nedeniyle EMI'yi artırır. Pimlerdeki kapaklar veya uçaklar için vias kapakları arasında seçim yapmak zorunda kalırsam, uçaklara vias ile giderdim. PCB'nin arka tarafına kapaklar koyarsanız, pastanızı almak ve yemek de mümkündür. Eğer bunu yapamazsam, her ikisini de yapabilmek için olabildiğince çok "yaratıcı yönlendirme" yapardım - temelde uzlaşmak, muhtemelen daha fazla büyük harfle ve bunları her yere koyabileceğim şekilde.

@David Kessner: Benim düşüncem, kapak arz ile çip arasındaysa, arzın dI / dt'sinin bypass kapak voltajının sarktığı miktarla sınırlı olacağıdır. Aksi takdirde, örneğin, pimler ve besleme arasındaki endüktans, pimler ve kapak arasındaki endüktansın 10 katı ise, akım artışının% 10'u, kaynağa iletilecektir. Düşüncem yanlış mı?

— supercat