DRAM ve diğer Devasa Yedekli Proseslerde verim


9

Şu anda, elektrik mühendisliği literatürünü, milyonlarca bileşenden oluşan bir diziye sahip olduğunuz ve tek bir hatanın tüm sistemi tuğlalaştırabileceği DRAM gibi son derece karmaşık ama aynı zamanda son derece kırılgan sistemler üretmek için kullanılan stratejiler üzerinde taradım. .

Kullanılan yaygın bir strateji, çok daha büyük bir sistemin üretilmesi ve daha sonra ayarlanabilir sigortalar kullanılarak hasarlı sıraların / sütunların seçici olarak devre dışı bırakılması gibi görünüyor. (2008 itibariyle) hiçbir DRAM modülünün hattan çıkmadığını ve 1GB DDR3 modülleri için, tüm onarım teknolojilerinin yerinde olduğunu, toplam verimin ~% 0 ila yaklaşık% 70 arasında olduğunu okudum. .

Ancak bu sadece bir veri noktasıdır. Merak ettiğim şey, bu alanda reklamı yapılan bir şey mi? SoA'ya kıyasla verimdeki iyileşmeyi tartışmak için iyi bir kaynak var mı? Bunun gibi ilk kaynaklara sahibim [2], ilk ilkelerin akıl yürütmesinden elde edilen verimi tartışmak gibi iyi bir iş çıkarıyorum, ama bu 1991, ve şimdi her şeyin daha iyi olduğunu hayal ediyorum / umuyorum.

Ayrıca, artık bile yedek satır / sütun kullanımı hala kullanılıyor mu? Bu artıklık teknolojisi ne kadar ilave kart alanı gerektirir?

Ayrıca TFT ekranlar gibi diğer paralel sistemlere de baktım. Bir meslektaşım, Samsung'un bir noktada kırık ekranları üretmenin ve ardından işlemlerini kabul edilebilir bir verime yükseltmek yerine daha ucuza bulduğunu belirtti. Ancak henüz bu konuda iyi bir kaynak bulamadım.

refs

[1]: Gutmann, Ronald J ve diğ. Gofret Seviye 3-d Ics Proses Teknolojisi. New York: Springer, 2008. [2]: Horiguchi, Masahi, vd. "Yüksek yoğunluklu DRAM'ler için esnek bir artıklık tekniği." Katı Hal Devreleri, IEEE Journal of 26.1 (1991): 12-17.


3
Satır ve sütun artıklığı bugün hala kullanılmaktadır. Itanium 2 L3 önbelleğinde blok düzeyinde artıklık kullanıldı (bkz. Stefan Rusu ve diğerleri, "Itanium 2 İşlemci 6M: Daha Yüksek Frekans ve Daha Büyük L3 Önbellek", 2004). Verim için bir başka husus, hem hız / güç / çalışma sıcaklığı hem de "kapasite" için binning'tir (örn. Çip çok işlemcileri bir dizi çekirdek sayımı ile satılabilir; yüksek hata sayısı DRAM bile teorik olarak yarı kapasite olarak satılabilir Bölüm).
Paul A. Clayton

büyüleyici, teşekkürler. Önbellek tasarımına baktığımda, her biri 2 alt bankalı 140 alt dizi görüyorum ve bunların sekiz 96x256 dizi bloğu var. Her bloğun 32 biti vardır. Yani toplamda 140 * 2 * 8 * 96 * 256 * 32 = 1.762x10 ^ 48 bit ^ 48 bit depolama alanı üretmek için 9 bit gerekir. Bu doğru mu?
Mephistopheles

3
Hayır, 32 bit 96x256 bloğunun bir parçasıdır (12 önbellek yolu * 8 * 4 * 32 bit önbellek hattı başına). Ayrıca, bazı bitlerin ECC için kullanıldığına dikkat edilmelidir, bu nedenle önbellekte 6MiB veri vardı . (ECC kullanımı binning altında başka bir kırışıklık getirir. ECC gereklilikleri uygulamaya göre değişir ve fazla ECC, daha düşük bir güç parçası için veri kaybı olmadan daha düşük voltajı (veya DRAM için yenileme hızını) desteklemek ve aynı zamanda üretim için düzeltme sağlamak için kullanılabilir Pazarlama faktörleri genellikle bu esnekliğe izin vermediğinden, bu daha teorik bir husustur.)
Paul A. Clayton

Tekrar teşekkürler. Bu, üretim sürecinin toplam maliyeti için bir tahmin elde etmek için daha fazlasıdır. Yani, bu 6 MB'ye ulaşmak için ne kadar ilave yönetim kurulu alanı (harcanan fiziksel kaynakları temsil eden olarak) gereklidir? Bunu L3 önbelleğinin kapladığı alandan tahmin etmeye ve size geri dönmeye çalışacağım.
Mephistopheles

2
Bit hücre alanını kullanmak satır kod çözme ve diğer ek yükü hesaba katmaz. Fazlalık alan yükü, 140 alt diziden 4'ünün yedekler (ek yükü yok saymaktan yoksun) (% 3'ten biraz daha az) yedek olduğunu fark ederek basitçe tahmin edilebilir. Ayrıca, 3MiB L3 önbellek sürümlerinin satıldığı belirtilmelidir, bu nedenle 6MiB sürümleri için verimin daha düşük olmasına izin verildi. ( SRAM hücreleri için minimum boyuttan daha büyük transistörler kullanmanın, daha düşük sızıntı için de etkili kusur oranını biraz azaltabileceğini tahmin ediyorum .) 136 kullanılan alt diziler ECC için 8 gösterir (% 6 + ek yük).
Paul A. Clayton

Yanıtlar:


1

Hiçbir üretici, herhangi bir sebepten ötürü verim vermedikçe verim verilerini yayınlamayacaktır. Bir ticari sır olarak kabul edilir. Bu nedenle, sorunuzu doğrudan yanıtlamak için hayır, sektörde reklamı yapılmaz.

Bununla birlikte, işleri hat verimini ve hat sonu verimini iyileştirmek olan birçok mühendis vardır. Bu genellikle, hat fonksiyonundan kayıpları satılabilir olacak kadar yapmak için binning ve blok artıklığı gibi tekniklerin kullanılmasından oluşur. Blok artıklığı bugün kesinlikle kullanılmaktadır. Analiz etmek oldukça kolay:

(parça başına başarısız bloklar) / (parça başına bloklar) * (parça başına başarısız bloklar) / (parça başına bloklar)

Bu size her iki paralel bloğun başarısız olma olasılığını verecektir. % 70 gibi düşük bir verim elde edeceğinizden şüpheliyim, çünkü tipik olarak% 90 minimum kabul edilebilir verimdir.


2
Cevabınızı takdir etsem de, @ Paul-a-clayton bu bilgiyi sağladı ve yorumlarda gerçek yayınları (özellikle Itanium 2) gösterebildi. Dahası, bu kağıtlarda blok fazlalığı tartışılırken, "Alt dizilerin bu kullanımı, çekirdek kat planını kısıtlamadan kalıp alanı kullanımını optimize eder" hata toleransından bahsetmeden der. Özellikle hata adresleme aracı olarak blok yedekliliği öneren kağıtlarınız varsa, bunlar büyük beğeni toplar.
Mephistopheles
Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.