Bir MOSFET neden Vgd tarafından değil Vgs tarafından tetiklenir?

Bir MOSFET tipinin bu şemasına dikkatlice bakıldığında:

( bu uygulama notunda bulunur )

Cihazın neredeyse simetrik olduğunu görebiliriz. Kapının kendisini tahliye yerine kaynağa göndermesini sağlayan nedir?

Ayrıca, kapı oksit neden 20V Vgd'de değil 20V Vg'de parçalanır?

(Ödev sorusu değil. Sadece merak.)

Gönderdiğiniz Şekil 1 , 3 terminalli bir cihaza değil, 4 terminalli bir cihaza karşılık gelir . Şekil 1'deki şematik simgeye bakarsanız, gövde terminalinin kaynak terminale bağlı olmayan ayrı bir terminal olduğunu unutmayın. Satılık MOSFET'ler neredeyse her zaman kaynak ve gövdenin birbirine bağlandığı 3 terminalli cihazlardır.

Bellek bana doğru hizmet ediyorsa (% 100 emin değilim - bu el notu ile destekleniyor gibi görünüyor ), 4 terminalli bir cihazda kaynak ve boşaltma arasında fark yoktur ve açık durumu belirleyen geçit gövdesi voltajıdır. - Vücudun bir N-kanallı cihaz için devrede en negatif voltaj veya bir P-kanallı cihaz için devrede en pozitif voltaj olması gerektiği uyarısı ile.

( değiştir: MOSFET cihaz fiziği için bir referans bulundu . Kaynak-drenaj davranışı hala simetriktir, ancak hem kapı-kaynağı hem de kapı-drenaj voltajlarına bağlıdır. N-kanalında, her ikisi de negatifse, kanal iletken değildir. eşik voltajından daha büyükse doygunluk davranışı (sabit akım) elde edersiniz. devredeki voltajı, bu nedenle bir devredeki ters davranışı elde etmek için, gövde + drenajın birbirine bağlanması gerekir.

Bir P-kanal cihazında, bu polarite tersine çevrilir.)

N ve P kanallı MOSFET'ler için geleneksel şematik simgelere dikkatlice bakın ( Wikipedia'dan ):

ve MOSFET'in işleyişindeki Wikipedia figürü ve gövde kaynağı bağlantısını göreceksiniz.

Genellikle çizildiği gibi simetrik kesit, oldukça asimetrik olan gerçek yapı ile oldukça uyumlu değildir. Aslında daha çok şöyle görünüyor:

$I_D$$V_{GD}$

Verilen MOSFET'in çalışması, ilgili elektrotlarındaki (Drenaj, Kaynak, Kapı, Gövde) voltajlarla belirlenir.

"Kanala bağlı" iki elektrottan ("normal" koşullar altında akımın aktığı) NMOS'taki ders kitabı konvansiyonu ile düşük potansiyele bağlı olana kaynak denir ve yüksek olana bağlı olana drenaj denir. Bunun tersi PMOS (daha yüksek potansiyel kaynak, daha düşük potansiyel tahliye) için geçerlidir.

Daha sonra bu kural kullanılarak, cihazın çalışmasını açıklayan tüm denklemler veya metinler sunulur. Bu, NMOS hakkındaki metnin yazarı, transistör kaynakları hakkında bir şey söylediğinde, daha düşük potansiyele bağlı elektrot hakkında düşündüğü anlamına gelir.

Şimdi cihaz üreticileri büyük olasılıkla MOSFET'in son devreye yerleştirileceği yapılandırmaya bağlı olarak cihazlarındaki kaynak / tahliye pimlerini aramayı seçeceklerdir. Örneğin, genellikle düşük potansiyele bağlı NMOS pininde kaynak olarak adlandırılacaktır.

Yani bu iki dava bırakır:

A) MOS cihazı simetriktir - bu, VLSI IC'nin üretildiği teknolojilerin büyük çoğunluğu için bir durumdur.

B) MOS cihazı asimetriktir (vmos örneği) - bu, bazı (en çok?) Ayrık güç cihazları için bir durumdur

A) durumunda - transistörün hangi tarafının daha yüksek / daha düşük potansiyele bağlı olduğu önemli değildir. Cihaz her iki durumda da tam olarak aynı şekilde çalışacaktır (ve hangi elektrodu kaynağı arayacak ve hangi tahliye sadece konvansiyon olacaktır).

B durumunda) - cihaz belirli bir yapılandırmada çalışmak üzere optimize edildiğinden cihazın hangi tarafının hangi potansiyele bağlı olduğu açıktır. Bu, "kaynak" olarak adlandırılan pimin daha düşük gerilime bağlanması durumunda daha yüksek gerilime bağlandığı durumla karşılaştırıldığında, cihazın çalışmasını açıklayan "denklemlerin" farklı olacağı anlamına gelir.

Örnekte, cihazınız büyük olasılıkla belirli parametreleri optimize etmek için asimetrik olarak tasarlanmıştır. "Geçit kaynağı" frenleme gerilimi, geçit ve kaynak olarak adlandırılan pimler arasına kontrol gerilimi uygulandığında kanal akımı üzerinde daha iyi kontrol elde etmek için bir değiş tokuş olarak düşürülmüştür.

Edit: Mos simetri ile ilgili oldukça bazı yorumlar olduğundan, burada Behzad Razavi "Analog CMOS entegre civataların tasarımı" s.

Bir MOSFET, akımın akması için iki şey gerektirir: kanaldaki şarj taşıyıcıları ve kaynak ile drenaj arasında bir voltaj gradyanı. Bu yüzden bakmamız gereken üç boyutlu bir davranış alanımız var. Tahliye kaynağı özelliği şuna benzer:

Diyelim ki bir nmos transistörünüz var ve yığın ve kaynak 0V'da. Ayrıca drenaj voltajını 5V'ye ayarlayalım. Kapı voltajını süpürürsek, şuna benzer bir şey alırız:

Kanalda önemli miktarda şarj taşıyıcısı olması için, kaynağı ve tahliyeyi bağlayan bir tükenme bölgesine ihtiyacımız var ve ayrıca bir grup taşıyıcıyı kaynaktan çıkarmamız gerekiyor. Eğer kaynak ve geçit aynı voltajsa, bu kanalın çoğunun da esas olarak kaynakla aynı voltaj olduğu ve taşıyıcıların tahliyeye "düşebilmeleri" için transistör boyunca yolun çoğunu dağıtmaları gerektiği anlamına gelir. Geçit kaynağı voltajı yeterince yüksekse, voltaj gradyanı kaynağın yakınında daha belirgin olacak ve taşıyıcılar daha yüksek bir popülasyona izin verecek şekilde kanala çekilecektir.

Benim 2 sent değerinde: İki kutuplulara kıyasla, C ve E'yi değiştirebileceğinizi ve hala çalıştığını biliyorum, ancak daha düşük hFE ve farklı voltaj değerleri ile: VBE'nin genellikle maksimum 5 ila 7V civarında olmasına izin verilir; VCB, VCE veya daha fazlası ile aynıdır (ör. VCEO'dan bile daha yüksek olan VCBO'yu belirten Fairchild'den BC556 veri sayfası). Fiziksel olarak C ve E (boyut, şekil ve / veya doping) arasında şekillerde asimetri açıklayan (büyük) bir fark vardır. Bunu laboratuvarda da gördüm. Birisi C ve E'yi yanlışlıkla değiştirir ve hala işe yaradığına şaşırır, ama yine de çok iyi değildir.

Birisi bir ID (ve RDSon) vs VGD için bir (güç N-kanal MOSFET için bir grafik almak olsaydı ilginç olurdu. Şu anda laboratuvar erişimi yok.