LTSpice neden bu op-amp salınımını tahmin etmiyor?


15

Ben tezgah test güç kaynakları için bir elektronik yük olarak hareket etmek için bir devre geliştiriyorum. Bu devrenin nasıl test edileceğine dair daha önceki bir soru birkaç çok yararlı cevap aldı ve burada bulunabilir: Op amp kararlılığı nasıl test edilir? . Bu soru simülasyon ve test sonuçlarımı nasıl yorumlayacağım.

Bu, devre tahtasında simüle edilmiş ve test edilmiş devre şemasıdır:

resim açıklamasını buraya girin

LTSpice tarafından üretilen grafik, devrenin oldukça kararlı olduğunu gösterir. 5V yükselişinde bir döngüde düzelen 1mV'lik bir aşma var. Biraz zum yapmadan zar zor görülebilir.

resim açıklamasını buraya girin

Bu, breadboarded devre üzerindeki kapsamı kullanarak aynı testin bir çekimi. Gerilim artışı çok daha küçük ve süre daha uzun, ancak test aynı; op-amp'in ters çevirmeyen (+) girişine kare bir dalga beslemek.

resim açıklamasını buraya girin

Gördüğünüz gibi, belki de% 20 gibi önemli bir aşma var, o zaman yüksek sinyal süresi boyunca sabit bir salınım için üstel bir çürüme var ve sonbaharda bazı küçük-ish aşımı var. Düşük sinyalin yüksekliği sadece gürültü tabanıdır (yaklaşık 8mv). Bu, devre kapatıldığında olduğu gibidir.

Breadboard yapısı şöyle görünür:

resim açıklamasını buraya girin

MOSFET, sarı, kırmızı ve siyah tellerle bağlanan bir soğutucu üzerinde en üsttedir; geçit, drenaj ve kaynak. Küçük proto-board'a giden kırmızı ve siyah teller, breadboard üzerinden güç seviyesi akımını önlemek için sırasıyla breadboard muz jaklarına bağlanan IN + ve IN- dir. Teste yüklenen güç kaynağı, güç kaynağının kendisinde herhangi bir dengesizliği önlemek için kapalı kurşun-asit (SLA) pildir. Gümüş atlama teli, fonksiyon jeneratemden kare dalganın enjekte edildiği yerdir. Sol alt kısımdaki direnç, diyot vb. Manuel (potansiyometre tabanlı) yük seviyesi ayar alt devresinin bir parçasıdır ve bağlı değildir.

Asıl sorum şu: LTSpice neden bu önemli dengesizliği tahmin etmiyor? Olsaydı gerçekten kullanışlı olurdu çünkü tazminat ağımı simüle edebilirdim. Durduğu gibi sadece bir dizi farklı değer takıp tekrar test etmem gerekiyor.

Ana hipotezim IRF540N'nin kapı kapasitansının SPICE modelinde modellenmemiş olması ve hesaplanmayan ~ 2nF kapasitif yük kullanıyorum. Bunun doğru olduğunu düşünmüyorum çünkü modelde doğru büyüklük sırası gibi görünen kapasiteler ( http://www.irf.com/product-info/models/SPICE/irf540n.spi ) görüyorum .

Tazminat ağ değerlerimi de ayarlayabilmem için bu dengesizliği tahmin etmek için simülasyon alabilir miyim?

SONUÇLARIN RAPORU:

Tamam, LM358 op-amp için kullandığım LTspice modelinin oldukça eski olduğu ve frekans cevabını düzgün bir şekilde modellemek için yeterince sofistike olmadığı ortaya çıktı. National Semi tarafından nispeten yeni bir tanesine güncelleme yapmak, salınımı tahmin etmiyordu, ancak% 20 aşımı açıkça gösterdi, bu da bana çalışacak bir şey verdi. Ayrıca nabız tepe voltajını, aşımı daha kolay görmeyi sağlayan breadboard testime uyacak şekilde değiştirdim:

Daha iyi LM358N modeline sahip LTspice çizimi

Bu "geri bildirime" dayanarak, baskın kutup telafisinin bir örneği olduğuna inandığım oybirliğiyle önerilen tazminat yöntemiyle başladım . Kapı direncinin bunun bir parçası mı yoksa ikinci bir tazminat planından mı emin değilim, ama benim için kritik olduğu ortaya çıktı. İşte makul miktarda deneme yanılma sonrasında bulduğum değerler:

Telafi edilmiş şematik

Bu, çok kararlı bir dalga formu üretti, ancak eğer bu yük ile test edeceğim güç kaynaklarının frekans tepkisini daha iyi test etmek için yükselebilmem ve biraz daha keskin düşmek istiyorum. Bunu biraz sonra çalışacağım.

Telafi edilmiş LTspice grafiği

Sonra yeni değerleri breadboard üzerinde kullandım ve işte şunu anladım:

Telafi kapsamı çekimi

Bu konuda epey heyecanlandım :)

Özellikle, yeni bileşenlere sığması için, breadboard parazitlerini daha iyi değil daha da kötüleştirdim:

resim açıklamasını buraya girin

Her neyse, bu mutlu bir şekilde sona erdi, umarım bu aramada bulmak başkalarına yardımcı olur. Farklı bileşenleri breadboard'a atarak bu değerleri aramaya çalışırken ne kadar küçük saçlarım kaldığını biliyorum :)


1
LTSpice, breadboard'unuz ve MOSFET arasındaki indüktörleri (tel atlama telleri) anlamıyor. Ayrıca, bir breadboard kullanırken 0V'nin geçmesi olası kıvrımlı yolu da anlamıyor. LTSpice kapı kapasitansını modelleyecek ve kaynak direncinin bu kapı kapasitansıyla seri bir direnç göstereceğini de belirtmek gerekir.
Andy aka

1
Kullandığım IRF540 modeli (PSpice), uygulamanın toplu bir kapısını içeriyor. 2nF, 1.1nF'lik bir geçit kaynağı kapağı ve uygulamanın bir geçit-tahliye kapağı. 0.5nF. Sanırım, sorunlar breadboard parazitik L ve C etkileri nedeniyle ortaya çıkıyor. Dolu alanı azaltmalısınız (daha kısa bağlantı kabloları).
LvW

1
Aşağıdaki cevabımı görün (gerçek opamp modeli ve tazminat ağı gereklidir).
LvW

1
A op amp Vcc'den toprağa mümkün olan en düşük L serisi ile 0,1 uF düşük ESR başlığı ekleyin. Bu olabilir bakmak şimdi ama muazzam birleştirilmesi döngü ve uzun breadboard parça olmadan Vcc'ye bağlı birine fiziksel olarak benzer. Muhtemelen IC gövdesini pin 8'den pin 4'e takacak ve çirkin görünecek, ancak yarı sonsuz olarak daha iyi çalışacaktır. Ardından Vcc hattının breadboard güç rayına girdiği güç kaynağı raylarına büyük elektrolitik kapağı ekleyin. Şimdilik, pim 4'ten kalay 8'e çirkin görünümlü bir şekilde mümkün olduğunca doğrudan tel
Russell McMahon

1
... ama olasılıklar şu anda sahip olduğunuz 0.1 uF (önceki L + C yerine) yeterince yardımcı olacaktır. Bu yardımcı olmadıysa veya yeterince yardımcı olmadıysa, opamp çıkışından FET geçidine 10 Ohm'luk bir direnç deneyin. Bu genellikle şeyleri biraz daha sahte ve gördüğünüz salınımdan daha az sebeple durdurmaktır. | Muhtemelen en alakalı noktalar listesinin aşağısındadır, ancak kullanılmayan opamp'ın her iki girişini de topraklamak kötü bir fikir değildir, (muhtemelen :-) - yani Murphy bazen başka fikirlere sahiptir). Rapor ver .... O zaman "Başkalarının uğraştığı amaçlanan Soru-Cevap devre ile ilgili sorun nedir?"
Russell McMahon

Yanıtlar:


10

LM358 ünitesi için farklı modeller vardır. "LM358" temelli PSpice simülasyonları, uygulamanın bir faz marjı ile sonuçlanır. 50 ... 60 derece. Ama görünüşe göre, bu çok basit bir model.

Ancak, LM358 / NS modelini kullanırken marj biraz negatiftir ! Bu, ölçümler sırasında gözlenen dengesizliği açıklar. Bu nedenle, geri besleme şemasının harici stabilizasyonu gereklidir.

Telafi : Opamp çıkış düğümündeki bir telafi şeması (seri bağlantı R = 500 ... 1000 Ohm ve C = 50 ... 100nF), bir faz uygulama marjı sağlar. 50 derece. (simülasyonu).


Bu önemli bir yardımcıydı. İşaretçinize dayanarak bulduğum LM358 / NS modelinden çok daha basit olan 1989'dan beri LM358 Spice modelini kullanıyordum. Ayrıca, test seviyesine uyması için simülasyondaki enjekte edilen kare dalga genliğini azalttım ve ikisi arasında, artmakta olan üstel bozulma ile% 20 aşımını açıkça görüyorum. Salınım simülasyon grafiğinde görünmüyor, ancak şimdilik aşırı atıştan tamamen memnunum, salınımın düzgün bir şekilde gidip gelmeyeceğini telafi edip edemeyeceğimi anlıyorum. Nasıl gittiğini rapor edeceğim :)
scanny

Bahsettiğiniz tazminat bileşenlerinin yerleşimini açıklığa kavuşturabilir misiniz? V.sense düğümü ve evirici girişi arasında 1kΩ ve op-amp çıkışı ile evirici girişi arasında 100nF düşünüyor musunuz? Bu, baskın bir kutup tazminatı olurdu, öyle değil mi? (tazminat türü terimlerimi doğrudan kafamda alıyorum :)
scanny

Teşekkürler @LvW, bu sorun olduğu ortaya çıktı. Güncellenmiş modeli aldığımda beni başarıya götürdü. Sen yeşil onay işareti almak :)
scanny

Scanny, geri besleme kondansatörü ile opamp'ı bir intergator olarak değiştirdiniz (çok küçük bir köşe frekansı ile düşük geçiş). Tabii ki, bu tüm devreyi stabilize eder çünkü bant genişliği önemli ölçüde azalır - kötü bir nabız tepkisinin sonucu olarak (yükselme süresi artar). Kontrol sistemlerinde bu yönteme "ölüme stabilizasyon" denir. Onunla yaşayabilirsen - iyi. Değilse, biraz daha "zor" bir tazminat denemelisiniz.
LvW

1
Size detaylı cevabımda söylediğim gibi: opamp çıkışı ve toprak arasındaki RC Serisi bağlantısı (0.5 ... 1 kOhm ve 50 ... 100nF).
LvW

3

LTSpice simülasyonu, girmediğiniz devre öğelerini açıklayamaz: bu durumda, bir filtre ekleyen breadboard kablo tesisatınız (bu bir RLC filtresi).

Gördüğünüz şey , (neredeyse) kare dalgayı amplifikatöre sürmeye başladığınızda adım tepkisidir . Başlangıçta (önemli bir süre sessiz tutulduktan sonra) girişi darbelediğiniz noktada sönümlü yanıt geçişleri (ilk birkaç anahtarlama döngüsünde görünür) görürsünüz ve daha sonra görmeyi beklediğiniz şeye yaklaşırsınız.

FET muhtemelen amplifikatörün çalışması için yeterince düşük bir kapasitans olmasına rağmen, kapı kapasitansını bir direnç yoluyla ayırmak normal bir uygulamadır. Bu, FET kapısında düşük geçişli bir filtre oluşturacaktır, bu nedenle ilk adım yanıtı kaybolduğunda gördüğünüz şey, amplifikatör zil / aşımına devre tepkisinin değiş tokuşu vardır. Ayrıca ters çevirici girişten devre referansına (toprak) bir kutup vardır ve geri besleme döngüsünde bunu telafi etmek için yaklaşık aynı kapasitansa sahip küçük bir kapasitör görmek yaygındır.

Kullanmanız gereken değer devre düzenine bağlıdır, ancak bu durumda yaklaşık 100pF ile başlarım (düzgün bir şekilde yerleştirilmiş bir PCB'de bu değer 5pF ila 10pF'ye benzer).

Amplifikatör zil sesinde, veri sayfasında çeşitli kapasitif yüklere karşı aşma / aşma gösteren grafikler olabilir. Bu, modern amplifikatör veri sayfalarında oldukça yaygındır.

HTH


2

Böyle bir plan uygulamam. Bu şema kolayca kararlı hale dönüştürülür. Çıkış ve transistörün kapısı arasında direnç R1 = 1kOhm koyun. Transistörün kaynağı ile işlemsel amplifikatörün evirici girişi arasına bir direnç R2 = 10kOhm koyun. Çıkış ve işlemsel yükselticinin evirici girişi arasına C1 = 1000pF kapasitör koydu.


Teşekkürler Alexander, bu değerler iyi bir başlangıç ​​noktasıydı ve sonra onları oradan ayarladım :)
scanny
Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.