Alt tabakadaki ayırıcı kapasitörler?

CPLD'lerimin her bir V _cc / GND çiftinde, 0805 paketinde 0.01 uF ayırıcı kapasitörler kullanıyorum . Yani, toplamda yaklaşık sekiz kapasitör). Ayırma kondansatör alt tabaka üzerine yerleştirildi ve V bağlı olmadığını yönlendirmek için biraz daha kolay tahta bulmak _cc ve / MCU kullanılarak CPLD GND pimleri yolların .

Bu iyi bir uygulama mı? Amacın yonga ve kapasitör arasındaki akım döngüsünü en aza indirgemek olduğunu anlıyorum.

Alt katmanım da bir zemin düzlemi olarak hizmet ediyor. (iki katmanlı bir kart, bu yüzden bir V _cc uçağım yok) ve bu yüzden kapasitörün toprak pimini vias kullanarak bağlamam gerekmiyor. Açıkçası, çipin GND pimi bir via kullanılarak bağlanır. İşte bunu daha iyi gösteren bir resim:

Kondansatöre gelen kalın iz V _cc'dir (3,3 V) ve doğrudan güç kaynağından gelen başka bir kalın ize bağlanır. Tüm kapasitörlere bu şekilde V _cc sağlıyorum. Tüm ayırma kapasitörlerini bu şekilde bağlamak iyi bir uygulama mıdır yoksa yolda sorunla karşılaşır mıyım?

Kullanıldığını gördüğüm alternatif bir yol, V _cc için tek bir iz ve güç kaynağından çalışan GND için başka bir iz olmasıdır. Ayrılma kapasitörleri daha sonra bu izlere 'vurur'. Bu yaklaşımda yer düzleminin olmadığını fark ettim - tek bir noktadan sadece kalın V _cc ve GND izleri. Biraz önceki paragrafta açıklanan V _cc yaklaşımım gibi , ancak GND için de benimsendi.

Hangi yaklaşım daha iyi olurdu?

şekil 2

Figür 3

Burada ayırma kapasitörlerinin bazı resimleri var. Bunlardan en iyisinin kondansatörün en üst katmanda olduğu şey olduğunu düşünüyorum - siz katılıyor musunuz?

Eğer yer düzlemine bağlanmasını istiyorsam GND pimi için bir tanesine ihtiyacım olacak. Değerle ilgili olarak, Altera'nın belgelerinde 0,001 uF ila 0,1 uF belirtildi ve bu nedenle 0,01 uF'ye yerleştim. Ne yazık ki, zihinsel olarak 3 cm'den daha az başka bir kapasitöre ihtiyacım olacağını belirtmiş olmama rağmen, bunu şematik üzerine uygulamayı hatırlamıyorum. Buradaki önerilere dayanarak, her Vdd / GND çiftine paralel olarak 1 uF kapasitör de ekleyeceğim.

Güçle ilgili olarak - 100 bit kaydırma yazmacı için 100 mantık öğesi kullanacağım. Çalışma sıklığı büyük ölçüde MCU'nun kaydırma yazmacını okumak için kullanacağım SPI arabirimine bağlıdır. AVR Mega 128L'nin SPI (yani 62.5 kHz) için izin verdiği en yavaş frekansı kullanacağım. Mikrodenetleyici dahili osilatörü kullanılarak 8 MHz'de olacaktır.

Aşağıdaki cevapları okurken, şimdi yer uçağım hakkında oldukça endişeliyim. Olin'in cevabını anlarsam, her kapasitörün GND pimini zemin düzlemine bağlamamalıyım. Bunun yerine, GND pimlerini üst katmandaki ana GND ağına bağlamalı ve daha sonra bu GND ağını ana dönüşe bağlamalıyım. Burada doğru muyum?

Eğer durum buysa, bir yer uçağım olmalı mı? Karttaki diğer yongalar bir MCU ve başka bir CLPD'dir (yine de aynı cihaz). Bunun dışında, sadece bir grup başlık, konektör ve pasif eleman.

İşte 1 uF kapasitörlü CPLD ve V _cc için bir yıldız ağı . Bu daha iyi bir tasarıma benziyor mu?

Şimdi endişem, yıldız noktasının (veya alanın) aynı katmanda olduğu gibi zemin düzlemine müdahale edeceğidir. Ayrıca, V _cc'yi yalnızca daha büyük kapasitörlerin V _cc pimine bağladığımı unutmayın. Bu iyi mi yoksa her bir kapasitöre ayrı ayrı V _cc bağlamalı mıyım?

Oh ve lütfen mantıksız kapasitör etiketlemesine aldırmayın. Şimdi tamir edeceğim.

$V_{DD}/V_{SS}$
$\mu$

düzenlemek
Üçüncü ekran kesinlikle en iyi, dekupaj bilge. (İzlerin düz gitmesine bile izin verirdim.) Zemin düzleminde ya da ona bağlanan yollarda sorun görmüyorum. Sadece kapağı ve CPLD pimleri arasına yerleştirmeyin. Mesafe sınırları-CPLD, mümkünse daha kısa olmalıdır! :-)

edit 2
İlk önce pakete dikkat etmedim, ancak dördüncü ekran görüntünüz bunu açıkça ortaya koyuyor: kapaklarınızın paketleri çok büyük . Mark'ın da bu konuda not aldığını görüyorum ve ona katılıyorum: daha küçük bir boyuta geç. 0402 bugünlerde oldukça standarttır ve PCB montaj mağazanız da 0201'ler yapabilir. ( AVX 10nF X7R 0201 paketinde yoktur.) Daha küçük paket henüz hala izlerini komşu odadan, daha yakın IC kapasitör yer sağlayacaktır.

İlave okuma
Baypas / Dekuplaj Uygulamaları için MLC Kapasitörlerinin Seçilmesi .
Dekuplaj Kapasitörlerini Kullanan AVX belgesi . Selvi belgesi

Genelde, baypas kapaklarının baypas ettikleri yongadan kartın diğer tarafına konması büyük bir anlaşma değildir. BGA paketleri ile bu, bazı güç / toprak çiftlerini atlamanın tek yoludur. Mesele, baypas kapağı döngüsünü en aza indirmektir. Bunu başarmanın en iyi yolu bypass kapağını çipin altına koymaksa, sorun değil.

Ancak, sizin durumunuzda bu bir anlam ifade etmiyor. Üst katmanda kapağın olacağı hiçbir şey yoktur, bu yüzden doğrudan pimlere bağlayın ve toprak katmanına bir tane ekleyin.

Düzeninizi atlamaktan bağımsız olarak sevmememin başka bir nedeni daha var. Ana toprak düzleminde çip toprak pimi ile bypass başlığının toprak tarafı arasındaki bağlantıyı yürütüyorsunuz. Artık yer düzlemi yerine merkezden beslenen bir yama anteniniz var. Yüksek frekans döngü akımlarını toprak düzleminden uzak tutmaya çalışın. Yonga ve bypass kapağı arasındaki ilmeğin mümkün olduğunca kısa olduğundan emin olun, daha sonra bu ilmeğin toprak kısmını ana toprak ağına tek bir yerde bağlayın. Aynısı döngünün güç kısmı için de geçerlidir. Bu, iyi topraklama ve güç bağlantıları sağlarken içerdiği yüksek frekans akımlarını korur. Bu bypass yapmak önemli değildir, ancak RF emisyonları açısından önemlidir.

Amaç (bildiğiniz gibi) güç ve toprak arasında mümkün olduğunca düşük bir empedans sağlamaktır, bu nedenle izleri (pimden kapasitöre) mümkün olduğunca kısa tutmak önemlidir. 4 veya daha fazla katmanlı bir levha, iyi bir yüksek frekans performansı elde etmek için çok daha kolaydır, ancak dikkatli bir şekilde 2 katmanlı bir tahta üzerinde yapılabilir.

Oldukça az sayıda 2 katmanlı FPGA test kartı yaptım ve Steven'ın bahsettiği yöntemi aynı katmandaki kapak ve izlerle kullandım - genellikle her bir güç pimi setinde (10nF en yakın 10nF) yan yana 100nF ve 10nF kullanırdım pimler için) birkaç 1 uF ve 10 uF ile daha da dışarı.

Yukarıdaki tasarımda vias kullanırsanız, ideal olarak izlerin karşılaştığı ilk şey, viaslar değil, yani yukarıda belirtildiği gibi, ancak viaslarla) Bu yüzden yukarıdaki tasarımınızda, pimler arasında kondansatör pedleri varsa ve ve viyaların hemen yanında (örn. üzerinden hiçbir iz, pedin uzatılması gibi) o zaman mümkün olduğunca küçük bir döngü oluşturursunuz. Altta kapak varsa (IC'yi zemine / güç düzlemine vias ile "altından" almak çok yaygın), o zaman pimden geçme yoluna çok kısa bir yol tutun, ardından diğer taraftaki yan.

Empedansı geniş bir bant genişliği üzerinde tutmak önemlidir. Farklı değerlere sahip kapasitörlerin farklı SRF'si (kendiliğinden rezonans frekansları) vardır, genellikle kapak ne kadar büyük olursa SRF o kadar düşük olur. CPLD / FPGA raylarınıza 2 x 1uF, 4 x 100nF, 8 x 10nF yerleştirmek bunu sağlamanıza yardımcı olacaktır. Satıcı uygulama notlarına veya bir dev kurulu şemasına bakarsanız, yukarıda açıklananlara oldukça benzer bir ayırma sistemi görmelisiniz.

Aşağıda, bir TI belgesinden gelen kapasitör empedansı frekansı örneği verilmiştir :

Her iki şekilde de kullanmanız gerekiyorsa, üstte veya altta kapak gerçek bir fark oluşturmaz.

Bu durumda, doğrudan toprak bağlantısı aldığınız ve alttan veya eşdeğerin kullanılması kaçınılmaz olduğu için alt kısımdaki kapak iyidir.

ANCAK amacın çip ve kapak arasındaki döngüyü en aza indirmek olduğunu anladığını söylüyorsun - ve sonra gereksiz bir tane yapıyorsun. Çok büyük değil ama olması gerekenden çok daha büyük. Kapaktan, IC pedlerinin altından via'a ve daha sonra tekrar IC pedlerine geri dönersiniz. Geçişi ya IC'nin dış tarafına kapağın yanına koyabilirsiniz, böylece kapak ve IC arasında yaklaşık sıfır döngüye sahip olabilirsiniz veya muhtemelen daha iyisi, kapağı burada gösterildiği gibi vanların hemen altına ya da elektrikle yerleştirebilirsiniz. en iyisi, n = viyazları bir miktar aşağıya doğru hareket ettirin ve kapağı IC'ye giden yolların mümkün olan minimum döngü için viyazlarla buluştuğu yerlere doğru yerleştirin.

Önemli mi? - büyük olasılıkla hayır. Ancak, kapağı IC pimlerine karşı yaklaşık sıfır maliyetle doğru bir şekilde alabilirsiniz, bunu yapmak iyi olur.

Potansiyel olarak daha ciddi bir sorun var:

VCC / Gnd dağılımı hakkında, parça / parkur veya parkur yer düzlemini kullanarak sorabilirsiniz.
Bu pist / zemin düzleminden potansiyel olarak daha iyidir çünkü zemin empedansını en aza indirmeye yardımcı olabilir. Gösterildiği gibi, alt katmandaki bir yuvada hoş bir küçük yayılan anten var. IC + 'dan sol elle, sonra yuvada cap + ve' ye kadar uzanır. Bu muhtemelen birkaç yüz MHz'de kullanışlı bir bağlantı döngüsüdür.

Başka bir yerde bir zemin düzlemi yuvası boyunca bir üst yolda + ve alabilir ve daha sonra uzak bir noktaya (IC + ve, diyelim) bağlanabilir ve IC topraklama pimini IC'deki zemin düzlemine bağlayabilirsiniz. Akım daha sonra üst hat üzerinden, yuva üzerinden, IC'ye, IC gnd pimi ise toprak hattına, gp üzerinden güç kaynağına doğru ancak yoldaki yuvaya ulaşacaktır. Yuvanın etrafında dolaşmak için, yuvanın etrafındaki uygun şekilde düşük empedanslı bir yola yanlara, sonra üst rayın altına ve yoluna geri döner. Yuvanın kenarları boyunca ve çevresindeki toprak akımı akışı çok güzel bir UHF vericisi yapar. Ayrıca alıcı olarak da işlev görebilir.

Bazı insanlar bunları tasarlamak zorunda - ücretsiz olarak sahip olabilirsiniz :-(.

Freescale uygulama notu - Kompakt Entegre Antenler diyor ki:

En kötü durum, her biri için yolu dengeleyebilir ve tüm noktalarda intertrack ayrımını en aza indirebilirseniz, zemin için iki üst parça ve V + ile daha iyi olabilirsiniz. Mümkünse yıldız dağılımı en iyisidir. Bir güç kaynağı yolda birkaç feed sahip kaçınamaz Nerede sağlamak tek bir yerde bileşenleri tarafından parça çifti üzerine yerleştirilen sinyaller olumsuz aynı iz çifti diğerlerini etkilememesini. tek bir gç kaynağına giden birden fazla yol tabanlı güç kaynağı yolu olan tüm maliyetler geçersizdir. Klasik ideal ve nadiren tam olarak gerçekleştirilebilir sistemde, tüm güç beslemeleri sadece güç kaynağında birleştirilen yıldız düzenindedir.

Kapakları tabana koyarsanız, kartın toplama yerinden ve yeniden akış fırınından ilave bir çalışmaya ihtiyacı olacaktır. Bu bitmiş panele maliyet katacaktır.

Biraz konu dışı, ancak frekans gereksinimleriniz (çok) mütevazı olduğundan, CPLD'nizdeki sürücü gücünü veya dönüş hızını azaltma seçeneğiniz vardır (destekleniyorsa). Mantık geçişi ne kadar dik olursa, o kadar yüksek frekans bileşenleri içerir. Daha düşük bir dönüş hızı anahtarlama geçişlerini azaltır ve ayırma ağınızdaki talepleri azaltır.