Tek bir bellek arayüzü varsa, istekler arasında tahkim edilecek donanım olacaktır. Tipik olarak bir işlemciye, G / Ç'yi aç olmadan G / Ç'ye göre öncelik verilirdi, ancak G / Ç her zaman önceliğe sahip olsa bile, G / Ç'nin daha düşük bant genişliği taleplerine sahip olma ve aralıklı olma eğiliminde olduğu için işlemcinin belleğe erişme fırsatları olur.
Ek olarak, genellikle belleğe birden fazla arabirim vardır. Daha yüksek performanslı işlemciler genellikle önbelleklere sahiptir (DMA tutarlı değilse, önbelleklerin gözetlenmesi gerekmez; Gözetleme ile bile, genel olarak önbellek ve ana bellek arasındaki bant genişliği farkı nedeniyle (DMA L3'e aktarıldığında) küçük olur. önbellek) L3 önbellek ve L1 önbellek arasında), belleğe erişmek için ayrı bir arayüz sağlar. Mikrodenetleyiciler genellikle ayrı bir flash tabanlı bellekten talimatlara erişerek DMA sırasında yonga üzerindeki belleğe devam etmesine izin verir ve genellikle bağımsız bir arabirimle (DMA çakışmalarını önlemek için birçok veri erişimine izin vererek) sıkıca bağlanmış belleğe sahiptir.
Tek bir bellek arayüzünde bile, tepe bant genişliği genellikle tipik olarak kullanılan bant genişliğinden daha yüksek olacaktır. (Talimat getirme için, hafızadan ortalama getirme yükünden daha geniş bir küçük tampon bile, başka bir ajan bellek arayüzünü kullanırken, kodun dallanmama eğiliminden yararlanarak tampondan talimat alınmasına izin verir.)
Ayrıca, bir işlemci verilere eriştiği için, tek bir bellek arabirimi varsa, veri erişimleri ile komut erişimi arasında tahkim için bir mekanizma olması gerektiğini unutmayın.
İşlemci (tek bir bellek arabirimine sahip), bir G / Ç aygıt arabelleğinden ana belleğe bir kopya uygulamak zorunda kaldıysa, kopyayı gerçekleştirmek için talimatlar da getirmesi gerekir. Bu, bellek-bellek işlemleriyle bir ISA'da aktarılan sözcük başına iki bellek erişimi anlamına gelebilir (artımlı bellek adresleme sağlanmamışsa, bir yük deposu ISA'sı üç veya daha fazla bellek erişimi gerektirebilir); eski sistemlerde ana bellekle aynı arabirimi paylaşabilen G / Ç erişimine ek olarak. Bir DMA motoru bellekteki talimatlara erişmez ve bu nedenle bu yükü önler.