Bu FET-BJT preamp devresini tam olarak anlamıyorum


19

Bu devreyi elektret mikrofon preamp'larında çok fazla görüyorum, ama tam olarak anlamıyorum. FET, ortak bir kaynak amplifikatörü olarak çalıştırılır , dolayısıyla kazancı vardır, tersine döner ve nispeten yüksek çıkış empedansına sahiptir. Bu yüzden onu bir tamponla takip etmek mantıklı olurdu.

BJT ortak bir toplayıcı / yayıcı takipçisi, bu yüzden böyle bir tampon gibi davranıyor gibi görünüyor, değil mi? Birbirine yakın voltaj kazanımı ve diğer şeyleri bozulmadan sürmek için düşük çıkış empedansı ile tersine çevrilemez. FET'ten gelen voltaj sinyali kapasitörden BJT'nin tabanına geçirilir, burada tamponlanır ve BJT'nin çıkışında gösterilir.

Elimde olmayan şey, FET'in tahliye direncinin neden güç kaynağından ziyade BJT'nin çıkışına bağlı olduğudur. Bu bir tür geri bildirim mi? Olumlu geribildirim olmaz mıydı? (FET'in çıkış voltajı arttıkça, taban voltajını kapaktan yukarı doğru iter, daha sonra çıkış voltajını BJT'den yukarı doğru iter, daha sonra FET voltajını yukarı çeker vb.)

alternatif metin

Bunun gibi bir devre üzerinde ne gibi bir avantajı var?

alternatif metin


Sanırım bunu açıklayabilirim, ama biraz yazmam gerekecek, yarın bir cevap vermeye çalışacağım.
Kortuk

> 100 görüntüleme var ve cevap yok mu? : /
endolit

2
aslında olumsuz geribildirim olabileceğini düşünüyorum; drenaj voltajı arttıkça, BJT'nin tabanındaki akım artar, bu, vericiden gelen akımı arttırır, bu da çıkış direnci boyunca voltaj düşüşünü arttırır, böylece drenajdaki voltaj, başlangıç ​​varsayımının tersine, aşağı doğru sürülür.
JustJeff

Bu soruyu bir gün anlamayı umuyorum ... bu sitede bazı yetenekli
Enerji Verileri var

Çok benzeyen, ancak üstte bir JFET bulunan bir devre: geofex.com/Article_Folders/modmuamp/modmuamp.htm Bu, ti.com/
Endolit

Yanıtlar:


7

İşte anlaşma. Kapasitör, BJT baz verici + direnç kombinasyonu boyunca yüksek frekanslarda sabit voltaj sağlar. Bu, büyük olasılıkla büyük ölçüde BJT baz direnci Rb tarafından belirlenen, bazı yüksek empedans Z ile BJT ve direnç yoluyla oldukça sabit bir akıma neden olur. FET'in yüksek bir iletkenliği vardır (gm = Iout / Vin) ve net kazanç gm * Z'dir. Bu, FET tahliye kaynağı üzerindeki voltajdır . BJE verici direncinin üzerinde sabit voltaj vardır, bu nedenle buna bir önyargı voltajı eklenir. Sabit akım, BJT'nin düşük empedanslı bir çıkış tamponu (= Rb / beta) olarak işlev görmesini sağlar.


Jason'a cevap verdiğiniz için teşekkürler, demek istedim ve bugün soruyu gördüğümde unuttuğumu fark ettim.
Kortuk

"yüksek frekanslarda" anlamı "sinyal frekanslarında"? BJT'den gelen sabit akım, tabana sabit akım gerektirmez mi? "BJE verici direnci" "BJT verici direnci" olmalıdır? BJT sadece tampon görevi görüyorsa, bunun gibi bir devreye göre faydası nedir? imgur.com/qeEZw.png Fiziksel direnç, mevcut kaynak tarafından sağlanan "sanal direnç" kadar yüksek hale getirilemez mi? Daha iyi doğrusallık?
endolit

"böyle bir devre üzerinde faydası nedir": Güzel soru. Her iki durumda da kazanç aynı görünüyor (BJT baz direnci Rb'nin hakim olduğu ... yayınlanmış devrenizde paralel olarak iki bias direnci). Çıkış empedansı aynı görünüyor ... bu sayfadaki devreyi ilk gördüğümde kapasitörün bir pil olduğunu düşündüm ve düşündüm: "ah, tabii ki, BJT'yi sabit bir akım kaynağına yapıyorlar, neden olmasın sadece zener kullanmıyorsunuz ... "Bu durumda BJT ile r / t / t sabit bir akım kaynağı kullanabilirsiniz - bunun avantajı BJT'deki parazitlerle ilgilenir ...
Jason S

Genel olarak, bir sinyal yoluna sahip seri bir kapasitörünüz olduğunda, "düşük" frekans ve DC sinyalleri bloke edilirken "yüksek" frekanslar iletilir. Kondansatör yüksek geçirgen bir filtre oluşturur. "Yüksek" ve "düşük" terimleri, devre direncine ve kapasitör değerine bağlıdır.
W5VO

@JasonS: Evet, bu devreyi simüle ettiğimde, daha basit olandan daha düşük kazanç ve daha kötü bozulmaya sahip. Anlamıyorum.
endolit

4

BJT'den (yani kollektörden vericiye) akan akım, transistörün amplifikasyon faktörünün taban zamanlarına akan akıma eşit olacaktır.

I_ce = beta * I_b

... hafızam bana doğru hizmet ederse. Öte yandan, FET genel olarak "açık" (akım akışına izin veren) veya "kapalı" (akım akışını önleyen) olarak düşünülebilir. FET "kapalı" ise, akım için toprağa giden bir yol olmayacak ve BJT'den hiçbir akım akmayacaktır (veya tersine herhangi bir akım toprağa akacaktır. Kapasitör toprağa bir yol sağlar (akımı tabandan uzağa çekerek) "Yüksek frekanslı" sinyaller için kapasitörün empedansı sinyal frekansı ve kapasitansın çarpımı ile orantılı olarak azalır.

Z_cap = -j * omega * C
|Z_cap| = omega * C = 2 * pi * f * C

Sanırım bu soruya gerçekten bir cevap değil, ama "temel ilkelerden" hatırladığım şey bu.


2

Elimde olmayan şey, FET'in tahliye direncinin neden güç kaynağından ziyade BJT'nin çıkışına bağlı olduğudur.

Belirttiğiniz direnç, normal anlamda tahliye direnci değildir. Eğer çıktı drenaj alındı, daha sonra BJT ve çeşitli devre aktif yük olarak kabul edilebilir; FET'in "üstündeki" tüm devreyi küçük bir sinyal eşdeğeri direnci ile değiştirebilirsiniz.

RBRE

Rtd=RB||re||RE+r01αREre+RERB

RB

RB

ID=100μA

30kΩVD>0

RBIB=ID1+βRB30kΩ

Tabii ki, çıktı drenajdan alınmış olsaydı, çok yüksek bir çıkış empedansımız olurdu. Ancak, çıktıyı yayıcı düğümden alıyoruz. Buradaki voltaj kazancı, tahliyeden biraz daha azdır:

vÖut=vdrÖrÖ+re||R,EvdrÖrÖ+re=vdVbirVbir+αVTvd

VbirVT25mV

Ancak, çıkış düğümüne bakan direnç, drenaj düğümüne bakmaktan çok daha azdır:

rÖutre||R,E+R,B(1-gmre||R,E)=re||R,E+R,B(1-αR,Ere+R,E)

Bu nedenle, 1. devre, 2. devreye göre çok daha yüksek voltaj kazanımı ancak biraz daha yüksek çıkış direnci sunar.


1

Bu devre genellikle Şönt Ayarlı Push-Pull (SRPP) olarak adlandırılır. Normalde tüpler kullanılarak uygulanır.

Alternatif devrede, çıkış yayıcı takipçisi A sınıfında çalışır ve negatif bir gidiş sinyali için çıkışı aşağı çekmek için yayıcı direncine dayanır. Bu, özellikle yükte önemli bir kapasitans varsa bozulmaya neden olabilir.

Çıkış negatif olduğunda SRPP ile FET, BJT kapasitörden tabana bağlanan sinyal tarafından kapatılırken, çıkışı BJT yayıcı direnci üzerinden düşük bir şekilde sürüklemektedir. zemin, BJT tamamen kesilebilir.


0

Bu ilginç. BJT tabanındaki öngerilim direncinin yeterince yüksek olması önemlidir. İkinci diyagramdaki drenaj direnci ile hemen hemen aynı değer ise, anlaşma yoktur ve simülasyonda hiçbir fayda elde edemezsiniz. Eğilim direnci yeterince yüksekse, BJT bir voltaj takipçisidir. Bu, AC'de boşaltma voltajının BJT tabanında aynı olduğu ve yayıcıda neredeyse eşit olduğu anlamına gelir. Ancak bu, verici direnç üzerinde AC akımınız olmayacağı anlamına gelir; her iki bağlantısı da aynı AC potansiyelindedir. Canım, FET'in drenaj empedansını çok yüksek yapan, sistemin ikinci versiyona kıyasla amplifikasyonunu artıran bir önyükleme türü bağlantıdır. Vericiden gelen çıkışın düşük çıkış empedansı vermesi de ilginçtir, ancak drenajdan çıkışın bir transkondüktans amplifikatörü ile aynı olmasıdır

Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.