Yüksek empedanslı bir giriş için bu sıkıştırma gerilimi bölücü iyi, sağlam bir tasarım mı?

Aşağıdaki gibi bir AC girişi var:

1. Sürekli olarak ± 10V ila en az ± 500V arasında değişebilir.
2. Kabaca 1 Hz ile 1 kHz arasında çalışır.
3. Üzerinde 100 kΩ empedans gerekir, aksi takdirde genliği değişir.
4. Bazen bağlantısı kesilebilir ve sistemi ESD olaylarına tabi tutabilir.

Giriş 20V'un altında olduğunda, dalga formunu bir ADC ile dijitalleştirmem gerekir. 20V'un üzerinde olduğunda, menzil dışında olduğunu görmezden gelebilirim, ancak sistemimin hasar görmesi gerekmiyor.

ADC'm nispeten sert bir sinyale ihtiyaç duyduğundan, girişi daha sonraki aşamalar için tamponlamak istedim (bunlarda, önyargıya gireceğim, 0V ila 5V'a kelepçeleyeceğim ve bir ADC'ye besleyeceğim).

İlk giriş aşamam için daha sonraki aşamalara besleyebileceğim güvenli ve güçlü bir çıkış elde etmek için aşağıdaki devreyi tasarladım:

^{bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik}

Hedeflerim:

1. Kaynakta> 100 kΩ empedans olduğundan emin olun.
2. ± 20V girişini kabaca ± 1.66V çıkışa değiştirin.
3. Sert bir çıktı sağlayın.
4. Sürekli yüksek voltaj girişlerini (en az ± 500V) güvenle kullanın.
5. ± 7.5V raylara çok fazla akım / gerilim atmadan ESD olaylarını yönetin.

İşte devre tasarımımın mantığı:

1. R1 ve R2 , voltajı 12X azaltarak bir voltaj bölücü oluşturur.
2. TVS diyot tepki göstereceğini hızla benim (zayıf) ± 7.5V rayların üzerine hiçbir şey dumping'siz, benim güçlü yere onları damping, girişi ESD olaylara karşı korumak için.
3. TVS diyotu da aşırı aşırı voltaj kolları yere şant (± 500V sürekli). Bu durumlarda akımı sınırlamak R1'i geçmiştir .
4. D1 ve D2 bölünmüş voltajı ± 8.5V'a sıkıştırır, böylece C1 için yüksek voltajlı bir kapasitöre ihtiyacım yoktur ; R1'den sonra olmak , aralarındaki akım da sınırlıdır.
5. $$\frac{1}{2 \pi R_2 C_1} \ll 1 \text{ Hz}$$ $$C_1 \gg \frac{1}{2 \pi \times 1 \text{ Hz}\times220 \text{ k}\Omega} = 8 \mu\text{F}$$
6. $$f_c= \frac{1}{2 \pi R_3 C_2} = 36 \text{ kHz}$$

Bu devre hedeflerim için uygun mu? Bununla ilgili herhangi bir sorun bekleyebilir miyim? Yapmam gereken herhangi bir iyileştirme var mı veya hedeflerime ulaşmanın daha iyi bir yolu var mı?

DÜZENLEME 1

1. Başlangıçta bunun ± 200V'yi sürekli olarak işlemesi gerektiğini söylemiştim, ama bence ± 500V daha güvenli bir hedef.

2. İçin için TVS olarak çalışırlar için diyot, R1 iki dirençler, burada içine bölünmüş olması gerekiyor R1A ve R1b tarafından önerildiği gibi, @ jp314 :

^{bu devreyi simüle et}

DÜZENLEME 2

İşte şimdiye kadar alınan önerileri içeren gözden geçirilmiş bir devre:

1. Güç kaynağı genelinde Zeners ( @Autistic ).
2. Onlara giden dirençler ( @Spehro Pefhany ).
3. Hızlı BAV199 diyotları ( @Master ; @Spehro Pefhany'nin önerdiği BAV99'a göre daha düşük kaçak alternatifi , 1.15 pF yerine yaklaşık 2 pF maksimum kapasiteye sahip olsa da).
4. TVS önüne diod ve 500 V (yükseltilmiş @Master , koruyucu, sadece ESD hadiseleri yönetir, böylece) R1 .
5. Op-amp çıkışından negatif girişe ölü kısa devre ( @Spehro Pefhany ve @Master ).
6. Azalmış C1 10μF (üzere @Spehro Pefhany ); Bu, 1 Hz'de 220μF'lik kapak kadar orijinal olmayan% 0.3 voltaj düşüşü sağlar, ancak kapasitörün kaynaklanmasını kolaylaştırır.
7. Akımı OA1 ( @Autistic ve @Master ) ile sınırlamak için 1 kΩ direnç R6 eklendi .

^{bu devreyi simüle et}

D1 ve D2'niz TVS'yi değil giriş dalgalanmalarını alacaktır - 220k'yi 200k + 20k'ye bölün ve 20k kısmını TVS ve diyotlar arasına yerleştirin.

Veya bu düğümden GND'ye 4,7 V'lik bir zener kullanın.

R3 / C2'ye ihtiyacınız yok. Evirmeyen op-amp girişi, R2 (20K) ön gerilim akım DC yolunda (220K değil) 'görür', bu nedenle kısa devre ile değiştirirseniz ofset ihmal edilebilir. R3 / C2 konusunda ısrar ediyorsanız, hesaplama için aşağıya bakın.

220K, 1Hz'de 0.7uF kapasitif reaktansı temsil eder, bu yüzden küçük ve ucuz (ve sızdırmayan) bir 10uF seramik kapasitörün sadece iyi olacağını, dördüncülükte yaklaşık% 7 ekleyeceğini düşünüyorum, bu yüzden toplam etki% 0,3'ten az . Bununla birlikte, kenetleme nedeniyle bazı etkiler olabilir, bu yüzden tam olarak nasıl davranacağını beklediğinize bağlı olarak bunu araştırmak en iyisidir . Kelepçelendiğinde 20k'yi düşük empedans kelepçesi ile seri olarak görür, böylece zaman sabiti 11 kat daha kısadır.

R1 güvenilirlik için kritik öneme sahiptir - hemen hemen tüm voltaj düşülür - özellikle bu giriş voltajı bir çift kV anlamına gelebilecek ana şebekeden geliyorsa, beklediğiniz geçici akımlara dayanacak şekilde derecelendirilmiş yüksek voltajlı bir tip olmalıdır. Vishay VR25 uygun olabilir (kurşunlu). Burada eksik olma. Son birkaç kuruş güvenilirlikten daha önemli olmadıkça, bu amaç için birden fazla sıradan direnç kullanmanın büyük bir hayranı değilim - daha fazla güvenilirlik için seri olarak uygun şekilde derecelendirilmiş iki direnç kullanmanız gerekmedikçe, uygun şekilde derecelendirilmiş bir parça iyi olmalıdır. .

TVS'yi kaybeder ve doğrudan bir şönt (zener çifti gibi) veya BAV99 çifti gibi düşük kapasitanslı anahtar diyotları ile Zeners veya TL431'ler (besleme raylarına dirençler gibi) önceden eğilmiş şantlara kenetlemeyi düşünürüm. İkincisi doğrudan zener kullanmaktan daha az kapasitansa sahip olacak ve bu nedenle sizin için önemliyse 1kHz'de daha az faz kaymasına neden olacaktır. Sıkıştırma akımı 200V'da 1mA'dan daha azdır, bu nedenle R1 tabi olduğu herhangi bir EMF'ye karşı kaldığı sürece çok vergi vermez. Önerdiğim her iki seçenek de en azından kısa bir süre için 100mA'yı kolayca kenetleyebilir.

R3 / C2 gerçekten bir düşük geçiş filtresi oluşturmaz - R3 ve op- amp'in giriş kapasitansı bir düşük geçiş filtresi oluşturur ve C2 ideal olarak çok daha büyük olacak şekilde seçilir, bu nedenle giriş kapasitesi 15pF ise 1nF kullanabilirsiniz ya da böyle bir şey. Sadece 20K ile sadece sorunla karşılaşırsınız, sonuçta ortaya çıkan faz kaymasının dengeyi etkilediği çılgınca uygunsuz bir op-amp (çok yüksek frekanslara sahip) varsa ve elbette kısa bir sorun bu sorunu yaşamazsanız.

^{bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik}

OP AMP ve şemalardaki diyotların P / N'si hiçbir şey ifade etmiyor. D3 D4 diyotları, jFET MMBF4117'nin bir BAV199 veya 2 Kapıdan Kanala birleşimidir. OA1 OPA365'dir. C3, R1 / 2 üzerindeki filtre için yeterince düşük geçiş frekansı sağlayacak şekilde C3 seçilmelidir.

R2 ve R3 tercihen hassas ince film dirençler ve hatta bir direnç ağının iki parçasıdır. Sıfır sapmanızı tanımlarlar.

R5, 1 kV voltaj için derecelendirilmiş olmalıdır, seri olarak birkaç 0603 direnç kullanabilirsiniz.

Ve gerçekten güvenli olmak için, ters çevrilmemiş OPA365 girişi ile R1 R2'nin orta noktası arasına 1 kOhm'luk bir direnç ekleyebilirsiniz. Bir şey gerçekten kötüleşirse giriş akımının sınırlanmasına yardımcı olur.

Yüksek güç voltaj sınırlayıcısı (TVS diyot veya varistör gibi) tercihen INPUT ve GND arasında bağlanır. Voltajı yaklaşık 600-800 V'dir.

Ne tür bir OPA kullanıyorsunuz? FET girişi OP AMP ise (100 pA'nın altındaki giriş akımları) R3 C2'ye ihtiyacınız yoktur. Ayrıca, DC ofsetini umursamıyorsanız, R3 C2'yi çıkarmak çok daha iyidir.

TVS diyot 30 V'de hiçbir değer göremiyorum. @Autistic ile kesinlikle katılıyorum. Girişe paralel olarak (R1'den önce) koyabilir ve 500-700 V tipine değiştirebilirsiniz. O zaman işlevi: R1 ve diğer elektronik cihazları 800 V üzerinde gerçekten kısa sivri uçlardan korumak için (uygulamanızın bu tür sorunlara girip giremeyeceğini bilmiyorum).

R1, 1000 V için derecelendirilmiş veya izolasyon boşlukları dikkate alınarak bir dizi 0603 veya daha büyük direnç olarak uygulanmalıdır.

"Gerçek" kelepçe gelince: önyargılı BAV199 (bir SOT paketinde iki düşük kaçak diyot) @Spehro Pefhany fikri en iyi görünüyor. Güç raylarındaki akımlar hakkında çok fazla umursamam: 4 mA (800 V / 200 kOhms) ile sınırlıdır, muhtemelen kullandığınız bir OP AMP'nin güç kaynağı akımından daha azdır.

Neden C1'den önce R2'yi (bir voltaj bölmesi olduğuna inanıyorum) ve R2 yerine çok büyük direnç (1 MOhm) kullanmıyorsunuz - bu C1'in birkaç uF kadar küçük olmasını sağlar.