Ne zaman bir saat arabellek IC kullanmam gerekir?

Bir FPGA'dan 7 DAC sürmek için bir devre ve PCB tasarlıyorum. (DAC AD9762'dir )

FPGA'nın tek bir saat çıkışı (PLL çıkış piminden) ile 7 DAC'nin hepsinde saat girişlerini çalıştırmak mümkün müdür? Yoksa bu bir felaket tarifi mi?

Maks. frekans. 125 MHz.

Veya her DAC saat girişinden önce saati arabelleğe almak için bir saat arabelleği kullanmalı mıyım?

Eğer öyleyse, bu iyi bir saat tamponu mu? ( NB3N551 )

Kullanabileceğim daha iyi bir tane var mı?

Düzenleme: Üzgünüm, ben söylemeliydim: Tüm DAC'ler FPGA kartına kısa (birkaç inç) şerit kablo ile bağlı 5 "x 5" PCB olacak.

Edit2: Soruyu yeniden ifade edebilirsem: Saat arabelleklerinin oda ve maliyetini karşılayabiliyorsam, herhangi bir potansiyel olumsuzluk var mı? Yoksa bunu yapmanın güvenli yolu mu?

Bu tasarımda bir saat fanout tamponu kullanırsanız (ek güç ve maliyet hariç) herhangi bir sorun olmayacaktır, ancak gerçekten ihtiyacınız varsa şüpheliyim .

DAC'lerinizin hepsi birbirinin 5 inç içinde yer aldığından, şerit kablonun ucundaki tek bir alma tamponuyla iyi olmalısınız. Alma tamponundan fan çıkışı, apalopohapa'nın cevabında olduğu gibi, her fanning out hattı için kaynak serisi sonlandırmalı bir yıldız veya uzak uçta bölünmüş sonlandırmalı bir papatya zinciri olabilir. Bölünmüş sonlandırma, toprağa karşı bir direnç ve bir tane de Vcc olacaktır; R0, hat geometrisinize bağlı olarak nominal iletim hattı empedansınızla eşleşir. 50 Ohm karakteristik empedans kullanmak yaygındır, ancak 75 veya 100 Ohm gibi daha yüksek bir değer kullanırsanız güçten tasarruf edersiniz.

DAC'ler arasındaki maksimum 5 inç ile, 8 ns'lik bir örnekleme süresinden DAC'ler arasındaki güncelleme sürelerinde 1 ns'ye kadar bir farktan söz edersiniz. Zaman farkı sıcaklık ve zaman içinde tekrarlanabilir, çünkü bu sadece talaşlar arasındaki iz uzunluklarına bağlıdır.

Not: Saat sinyalinizi arabelleğe alırsanız da, DAC girişlerinde doğru örnek tutma ve tutma sürelerini korumak için gecikmelerini yönetmek için veri sinyallerinizi de arabelleğe almak isteyeceğinizi unutmayın.

Fpga'daki pime "mümkün olduğunca yakın" her saat fan çıkışı için seri olarak bir R ohm direnci (R'yi izinizin karakteristik empedansı ile) yerleştirebilirsiniz (ve bazılarının dahili seri direnci kullanmayın) fpgas teklif). Bu şekilde, her düğümden yansımalar kaynağa geri döndüğünde ölür ve diğer girişlerde çift tetiklemeye neden olmaz.