Yalnızca NAND / NOR geçitlerinin kullanılması devre gecikmesini artırır mı?


12

Bir yalnızca herhangi bir mantıksal devreyi kurulabileceğini okulda öğrendiğimi hatırlıyorum NANDveya NORkapıları.

Her şeyden önce, bunun nasıl yapıldığını merak ediyorum: yani Intel bir CPU yaptığında, NAND/ NORgates kullanarak tüm kayıtları, vb. İnşa ediyorlar mı, yoksa başka şeyler yapmanın başka meraklı yolları var mı?

İkincisi, her şeyi bu şekilde inşa etmenin, AND/ OR/ NOTgates kullanılarak yapılan bir devreye kıyasla yayılma gecikmesini artırıp artırmadığını merak ediyorum .

Ben kullanırken biliyorum PMOS/ NMOSyapı kapılarına yapılandırmaları, bir ANDya da ORbir karşıt olarak 2 aşamadan olarak çıkar NANDya da NORhangi ikisi sadece 1. Senin bir yapabilirsiniz bildiğimiz için AND2 ila basamaklı NANDler ve OR2 basamaklı gelen NORs, bu üreticiler hem NANDs hem de s kullandıkları sürece yayılma gecikmesi artmayacak gibi görünüyor NOR.

Tüm bunlar hakkında, özellikle de üretilen IC'lerde gerçekten neler yapıldığı hakkında bir kimse var mı?

Yanıtlar:


10

Her şeyden önce, bunun nasıl yapıldığını merak ediyorum: yani Intel bir CPU yaptığında, NAND/ NORgates kullanarak tüm kayıtları, vb. İnşa ediyorlar mı, yoksa başka şeyler yapmanın başka meraklı yolları var mı?

Kayıtlar kapılardan yapılmaz, çoğu zaman özel devrelerdir. İnvertörler ( NOT) ile yapılmış olarak görülebilirler , ancak sadece bir dereceye kadar.

CMOS teknolojisinde, everlogic devresi eviriciyi temel alır: NORve NANDkapılar sadece akıllıca düzenlenmiş çoklu girişlere sahip eviricilerdir. Böylece evirici kapılar evirmeyen kapılardan daha hızlıdır, bunlar sadece NOTçıkışta bir eviren eviren kapılardır .

Ayrıca dinamik mantıkta, iki ters çevirme bloğunu basamaklamak NOTher yere kapı koymaktan daha kolaydır .

Bazı durumlarda ayrı bir bloktan bir devrenin yapılabileceğini düşünün, bu nedenle çıkışın tamponlama için bir veya daha fazla invertörden arayüzlendiği bir durum olabilir.

Ve bunun başka bir avantajı daha var: entegrasyon . Az sayıda farklı kapıya sahip olmak, devreyi döşemeye ve performansı üniformaya yardımcı olur. Genellikle kütüphaneler, farklı karmaşıklık düzeylerindeki mantık bloklarını içerir: transistör, kapı, operatör veya daha yüksek.

Kısacası, evet, hızlı işlemciler çoğunlukla evirici kapılar kullanıyor.


Tamam, bence bu bana mantıklı geliyor. Bir kontrol olarak - diyelim ki kombinasyonel mantık kullanarak temel bir (örn. 4-bit) toplayıcı yapmak istedim (yani yarım toplayıcıları bağlayarak değil). Bu soruna sadece NANDve NORkapıları kullanmaya çalışırken ve bunlardan mümkün olduğunca azına yaklaşabilir miyim ? Bu neredeyse her zaman soruna tam bir kapı repertuarını kullanarak yaklaştığımdan ve AND/ OR/ NOTkapılarını NAND/ NOReşdeğerleriyle değiştirdiğimden (gecikme / kapı sayısı açısından) daha iyi bir tasarım sağlayacak mı?
llakais

@llakais hemen hemen her durumda, evet. Ve en azından eşit olacak. Ancak, örneğin, bir üniversite kursu için bir toplayıcı tasarladım ve iki şey yaptım: ilk olarak, tam toplayıcılı 4: 2 toplayıcı blokları kullandım (bloklar kazanıyor!) Ve ikincisi, ' Pass-transistörlü XOR geçitli tam toplayıcıyı uyguladık, bu yüzden bazen farklı çözümler var.
clabacchio

Toplayıcılar için, tam toplayıcı bir hücreye sahip olmanın kapıların bir kombinasyonu değil, genellikle en hızlı olduğunu belirteceğim.
W5VO

@ W5VO iyi bir toplayıcı temelde bir XOR ve bir AND geçidinin birleşimidir ... ama aslında XOR, temel kapılar kullanılmadan akıllıca yapılabilir
clabacchio

3

CMOS ile eğimim, temel bir yapı taşını, aralarında ara bağlantı olmadan keyfi "ve" ve "veya" kapıların keyfi bir kombinasyonu ile başlayan bir invertör olarak düşünmek; aşağıdaki işlevlerin tümü:

not (X and (Y or Z))
not (X or (Y and Z))
not (X and Y and Z)
not (X or Y or Z)

yalnızca son ikisinin isimleri olmasına rağmen, silikonda esasen aynı maliyete sahiptir. NAND veya NOR kapılarının bir kombinasyonunu kullanarak önceki iki işlevi oluşturmaya çalışmak, doğrudan gerçekleşmeden çok daha büyük ve daha yavaş bir şey verecektir.

Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.