Op-Amp Giriş Direnci?

15

İçinden okuyorum veri sayfasında için TL064 sayfa 16 bu rakamı içerir:

TL064 Veri Sayfası Şekil 19

Bu, elbette, yukarıdaki şeklin sağ alt köşesinde bir toprak yerine bir ters çevirici amplifikatörün çıkışını kullanan bir enstrümantasyon amplifikatörüdür, ancak beni gerçekten şaşırtan şey, dördünün üçünün doğrudan tersine çevrilmemiş girişlerine bağlı 100 kΩ dirençlerdir. amper. Kitaplarda veya bunlara sahip uygulama notlarında bir enstrümantasyon amplifikatör devresi gördüğümü hatırlamıyorum ve üç op-amp şemasını kullanarak oluşturduğum tüm enstrümantasyon amplifikatörleri onlarsız iyi çalışıyor.

Veri sayfaları 10 ^12'lik bir giriş direnci belirtir , 100 k input'dan 10.000.000 kat daha büyük olan input'luk , bu nedenle zaten yüksek empedanslı JFET girişlerine hiçbir şey eklemiyor gibi görünmektedir. Belki de giriş yanlılığı akımlarıyla bir ilgisi olduğunu düşündüm, ama bu sadece karanlıkta vahşi bir bıçak yapıyorum.

İlginçtir ki, aynı veri sayfası (sayfa 18) Şekil 26, bir alet amplifikatör iki op-amp versiyonunu göstermektedir olmadan , ters çevrilmemiş op-amp girişlerinde 100 kΩ direnç !

Yukarıdaki devrede evirmeyen girişlerdeki 100 kΩ dirençlerin amacı nedir? Tamamen bariz bir şeyi mi kaçırıyorum?

— Silico'da
kaynak

Emin olmak için loop-up gerekir, ancak bu direnç giriş taraflı akım azaltmak için orada olduğunu düşünüyorum. Giriş direnci bir bileşen olarak "gerçek" bir direnç değildir, bu nedenle girişe meyilli akımı azaltmayı başaramaz. Kesin bir ölçüm devresinde, bu akım potansiyel olarak sanırım soruna neden olabilir, ancak yine de çok küçüktür.

— MathieuL

2

TL064, JFET girişlerine sahiptir. Normal çalışmada kapılardaki bağlantı noktaları her zaman ters yönde eğimlidir ve bu nedenle çok yüksek empedansa sahiptir ve dirençler mantıklı değildir. Belki de dirençler istisnai durumda akım sınırlaması için oradadır, girişler o kadar negatif hale gelir ki kavşak ileriye doğru eğilir.

— Lor

9

IMO hiçbir amaca hizmet etmezler ve dışarıda bırakılabilirler. Giriş ofsetini en aza indireceklerse, çıkıştan evirici girişe geri bildirimde de bir tane bulunmalıdır. Her iki giriş de aynı empedansı görmelidir.
Özellikle FET opamps gibi çok yüksek giriş empedanslarında bunlara gerek yoktur.

— stevenvh
kaynak

4

Görünüşte bant genişliğini (giriş kapasitansına bağlı olarak) sınırlamak veya besleme rayları aşılırsa giriş akımını sınırlamak için yapıldığını gördüm - ancak her ikisi de bu IMHO için kötü bahaneler.

— MikeJ-UK

@Mike - Evet, ben de kapasitansı düşündüm, ancak veri sayfası bunun için değerlerden bahsetmiyor. Girişlerin de kenetleme diyotları yok gibi görünüyor.

— stevenvh

3

Hmm, pek ikna olmadım. Üreticinin kendisi onları orada çizdiyse, bir amaca hizmet ederler. Veri sayfası, opamp'ın kenetleme diyotları olup olmadığını temizlemez. +/- 15 V giriş değerinden bahsediyor. Muhtemelen, @ MikeJ-UK'nin dediği gibi, uygulamanın bu giriş voltajı değerlerini aşacağı biliniyorsa, dirençler giriş akımını sınırlamak için oradadır.

— Telaclavo

@Telaclavo - Ben açık sıkma diyotlar olduğunu düşünmüyorum (giriş FET kavşakları dışında!) - Ve Cin söz yok bu yüzden "kötü mazeret" hakkında benim yorum.

— MikeJ-UK

2

@clabacchio - OP'nin dediği gibi, giriş empedansı 10.000.000 kat daha yüksek! Bu nedenle, bir direnç% 50 azalsa bile herhangi bir fark yaratmaz.

— stevenvh

4

Veri sayfasında asla tartışılmaz, ancak pratikte, seri giriş direnci olmadan birçok voltaj takipçisi kararsızdır. LME49710 ile bir voltaj takipçisi satın almayı deneyin. 150 Ohm yük sürün. 1 KHz sinüs dalgası kullanın. Çıktı korkunç görünüyor, değil mi? Şimdi girişe 10 KOhm serisi direnç ekleyin. Sorun çözüldü.

Ben de bunun için bir açıklama duymak istiyorum.

— Gregg Chapman
kaynak

Bu, orijinal soruya bir cevaptan çok bir yorumdur.

— Dave Tweed

1

Sanırım dengesizlik besleme bloğundan gelen bazı zayıf giriş gürültüsü ile ilgili; dirençlerin girişlere konulması opampın parazitik kapasitansı nedeniyle RC empedansını gürültüye arttırır.

— davide

3

Bu devre şemasında bir hata olabilir. Muhtemelen, 100K dirençlerin seri yerine girişe şönt direnç olmasıydı. Şönt dirençler giriş empedansını 100K'ya düşürme amacına hizmet edecektir. (Astronomik giriş empedansı her zaman arzu edilmez: bir kere, gürültüye karşı hassastır.) İkinci amaç, girişten hemen önce bir bağlantı kapasitörü varsa bir DC dönüşü sağlamaktır. Giriş toprağa atıfta bulunulmadan, kapasitör bu girişi faydalı bir aralığın dışına çıkaracak şekilde şarj olur. Çok küçük bir önyargı akımına sahip bir JFET girişi sayesinde bu saatler veya günler sürebilir!

Burada bununla ilgili güzel bir tartışma bulundu: http://www.analog.com/library/analogDialogue/archives/41-08/amplifier_circuits.html

(Bununla birlikte, bu "kamışta kavrama" dır: çünkü devre muhtemelen kapasitörü gösterecektir.)

Dirençlerin seri olması için; Diğerlerine katılıyorum. Muhtemel sebep, girişin aşırı voltajdan kopması durumunda akım koruması olacaktır.

— Kaz
kaynak

2

Benzer, gizemli giriş dirençlerine (her iki girişte de 1.3k) sahip akım ölçümü için bir amper devresi üzerinde tökezledim. Görünüşe göre dirençlerin arkasındaki mantık, CM'nin rayların ötesine geçmesi durumunda, örneğin uzun kablolarla bir sensörü ayırırken, arıza akımlarını sınırlamaktır. BuAnalog'un uygulama notu durumu daha ayrıntılı olarak açıklamaktadır.

Ancak TI veri sayfasındaki 100k dirençler biraz büyük görünüyor ve muhtemelen sistem gürültüsünü biraz artırıyor.

— hlindblo
kaynak

2

Belirtilen nedenlerin yanı sıra (koruma, kararlılık, ...) olası bir neden eklemek istiyorum: bazı opamps, her iki girişin kaynak empedansının mümkün olan en düşük bozulma seviyesine ulaşmak için eşleştirilmesini gerektirir. Bu, örneğin OPA134 veri sayfasında açıklanmaktadır:

Böylece direnç, diğer girişin empedansına uyacak şekilde orada olacaktır.

— dim SE inancını kaybetti
kaynak

o zaman 20kOhms olmamalı mı?

— michi7x7