Bu flip-chip BGA'nın alt kısmında neden küçük çentikler var?

Üzerinde ARM SoC bulunan gömülü bir sistemi tersine mühendislik yapıyorum. Hiç veri sayfam yok, bu yüzden araştırmayla oldukça derinlere iniyorum.

Kapaksız bir flip-chip BGA içinde paketlenmiştir. Kalıbın üzerine monte edildiği taşıyıcı substrat, pimlerin işlevi hakkında ipuçları sağlar, bu yüzden mikroskop altında SoC'yi araştırıyordum.

Lehim maskesi ve dış bakır tabakası boyunca kesilmiş birkaç çentik olduğunu fark ettim. Toplar arasındaki izleri kesiyorlar.

BGA'nın alt tarafına genel bakış:

Bazı çentiklerin görünümü:

Derinliği gösteren eğik görünüm:

Çentikler tarafından kesilen izler:

İlk düşüncem, bunların, paketlendikten sonra cihazı yapılandırmak için kullanıldığıydı. Yine de çok fazla var gibi görünüyor - 452 pinli bir BGA paketinde 50'nin üzerinde. Ne için kullanılırlar?

Nasıl yapıldıkları konusunda da meraklandım. Sadece 0,25 mm uzunluğunda, hemen hemen aşındırma ve lazerden uzak oldukları göz önüne alındığında çok kare kenarları ve alt kesimleri yoktur. Mekanik bir yöntemin böyle düzgün bir tabana nasıl sahip olacağını göremiyorum.

Bağlantıların kaplama için pedleri birbirine bağlamak olduğunu düşünüyorum. Doğru olduğumda her bir pedin bir kez dışarıya bağlantısı vardı. Üstteki desenden çıkan izleri görebilirsiniz. Kaplamadan sonra CNC bağlantıları yönlendirir.

Bilyalı pedlerin birçoğu topraklama ve besleme rayları için gruplara bağlanır, böylece her grup için sadece tek izler gerekir.

Kenar bağlayıcı ped kaplaması için benzer bir şey yapılır - bağlantılar daha sonra frezelenir. Bunu, geçici bağlantıları kırmak için deliklerle delinmiş tahtalarda da gördüm.

Cihaz yapılandırması konusunda doğru yolda olduğunuzu düşünüyorum. Lazer eriyebilir bağlantılar gibi görünmektedir, bazı "yuvalar" çıplak substrat gösterirken, diğerleri bakır sağlamdır, bazıları ise bakırdaki oval yuvaları gösterir.

Bunların kullanılmasının birkaç nedeni olabilir:

• SoC verimini artırın. Çip, RAM bankaları gibi bir bileşenin n + 1 değerine sahiptir ve test sırasında n iyi bileşen seçilir.
• Bir ailedeki farklı cihazlar için ortak bir BGA ayak izi kullanın.
• Farklı üreticilerin kalıbı ile ortak bir BGA ayak izi kullanın.
• Benzersiz bir kimlik programlayın, örneğin SoC'ye MAC adresi.
• Farklı pazarlar için standart bir cihazın BGA kapladığı alanı değiştirin.

Yuvalar, alt tabakaya giden izlerden ziyade BGA topları arasında açık devre gibi göründüğünden, son nedenden şüphelenirim. Daha sonra harici bir bellek veri yolu, arabirim bağlantı noktaları gibi özellikleri tek bir aygıtla düşük bir perakende fiyat aygıtında saklayın.

Benim görüşümde, metalize parçalar arasındaki empedans uyumunu optimize etmek olabilir.

Gördüğümüz gibi, görünür bir katmana (lehim maskesinin altındaki ilk katman) yönlendirilen bazı parçalar var. Bu hatların iletim modu mikroşerit veya koplanar topraklı tiplerdir.

Tasarımcıların, PCB yığınının diğer katmanlarına daha fazla alan olmadığı için bu çizgilerin buraya geçmesi gerekiyordu (Kaç katman?).

Neden empedans uyumu? Dijital (ve analog sinyallerde) hataları ve sinyal kayıplarını en aza indirgemek ve "Göz Diyagramını" açmak için empedanslar eşleştirilmelidir.

Bu nedenle, "çentiklerin" sadece bağlı Pedler arasında olduğunu görebiliriz. Belirli bir frekans bandı (GHZ'nin üzerinde küçük bir bant genişliği olması muhtemel) için tasarlanmış bir "Eşleştirme Ağı" oluşturuyorlar.

Bir bilye pedinden tasarıma bakıldığında, aslında yüksek frekansta bir endüktans gibi davranan çok ince bir çizgi ile devam eder ve ardından yüksek frekansta bir kapasitans gibi davranan daha büyük bir çizgi (dikdörtgen çentikler) ve tekrar a diğer pede ulaşana kadar ince bir çizgi.

Bana göre, tipik bir Endüktans - Kapasitans - Endüktans eşleştirme ağı gibi görünüyor.

Bu eşleşen çentikleri hesaba katmamak, daha yüksek ikili hata oranıyla daha az performanslı bir dijital iletim ile sonuçlanır.