Neden eşitlikle uğraşasınız ki?

Uygulamamda bir SPI çevre birimi kullanıyorum. Çevre birimi, 15 veri biti ve hata tespiti için Çift Eşitlik bit içeren paketleri döndürür.

Bu nedenle, tüm sıfırlar ve hepsi parite kontrolünden geçer.

Bu, mikro denetleyicimin en yaygın hata türünü algılayamayacağı anlamına gelir: çevre birimi bağlantısı kesildi! Bu durumda, alınan bitlerin hepsi sıfırdır ve parite kontrolünden geçer.

Çevresel üreticinin Odd parity uygulamasını uygulamanın o kadar kolay olacağını varsayarsak, sorum şu: Neden bu durumda parite bile kullanmayı seçtiler ? Bu durumda Eşit Eşlik'in en yaygın hata türünü yakalayamamasını telafi etmesinin başka bir avantajı var mı?

Tek bir eşlik biti yalnızca hatalarda tek veya tek sayıda bitlerin varlığını kontrol edebilir, bu nedenle bir çevre biriminin bağlantısı kesildiğinde algılamasını beklemek muhtemelen çok fazla bekler.

Bununla birlikte, birçok sistem, bir çevre birimi mevcut olmadığında sürekli bir 1 serisi üretecektir ve bu, geri dönen veri hattında basit bir çekme direnci ile gerçekleştirilebilir. Bağlı bir çevre birimi tarafından döndürülen gerçek 8 bit veri olsaydı, eşlik biti iletilen ondalık 255 için sıfır olacaktır. Böylece parite bile bu koşullar altında bir çevre biriminin bağlantısının kesildiğini tespit edebilir.

Eğer tek parite kullanılmışsa, 8 yüksek bit (ondalık 255) yüksek bir parite biti ile sonuçlanacaktır, böylece tek parite, periferik çip kaybını saptamanın bir aracı olarak işe yaramaz hale gelir.

Kurslar için atlar.

Eşlik veya herhangi bir blok hata tespiti, bir veri iletiminin kendisindeki hataları tespit etmeyi amaçlamaktadır. Parite edilir değil veri iletim gerçekleşiyor olup olmadığını saptamak için tasarlanmıştır.

Bir iletim hattı göz önüne alındığında, birkaç farklı endişe türü vardır. Burada önemli olan ikisi şunlardır: 1) hattın kendisinin açıkça başarısız olması ve 2) belirli bir iletim içindeki veri hatalarının engellenmesi. Daha az ilgili olanlar, örneğin, yanlış hat voltajları, protokol hataları veya güvenlik hatalarıdır. Eşlik 2'ye yardımcı olur, ancak 1'e yardımcı olmaz. Bir iletim hattının her iki ucundaki bir alt sistemin 1 (bir bağlantının açıkça başarısız olması) ile başa çıkabilmesi için başka bir protokol özelliği gereklidir.

Tek bir eşlik bitinin hata algılama oranı genellikle% 50'den yüksektir. Bu oranın tam olarak ne olduğu, protokoldeki veri segmentinin sezgisel özelliklerine bağlıdır. Diyelim ki bir paketiniz var (MSB) 1011010111011110 ve son iletilen bitte tek bir bit hatası var, eşlik kontrolü başarısız olur ve paketi doğru bir şekilde reddeder. Benzer şekilde, ilk bitte (eşlik biti) bir veri hatası varsa, paket reddedilir.

Bu check-in donanımını gerçekleştirmek son derece basittir ve karmaşık bir işlem gerektirmez. Çöp toplanmış yazılım yığınları çalıştıran işlemciler tarafından üretilen saat eğriliği veya saat sinyalleri gibi şeyleri ayıklamak için nispeten düşük bit hata oranlarına sahip uygulamalarda kullanışlıdır.

SPI, tek bit hata oranının hattın kaybına bağlı olmadığı kısa elektriksel olarak bağlı hatlar için tasarlanmış fiziksel bir bağlantı protokolüdür. Kayıplı bir çizgide bir şey yönetiyorsanız, eşlikten daha sağlam bir şeye ihtiyacınız olacak. SPI'nin yaptığı bu değil.

Bir aygıtın hala bağlı olup olmadığını kontrol etmek için yığınta daha yüksek bir şey deneyin. Karşılaştırıldığında, TCP / IP (özellikle IP), parite bitlerini belirtmezken, 802.x Ethernet özelliklerinin çoğu bunu yapar. IP ise, karmaşık, "orada mısın?" protokol. SPI'nın üstünde ne var? Veri bağlantısı yönetiminin cevabı muhtemelen oradadır.

Tek başına eşitliğin eşit bir faydası yoktur. İletişim ve depolama şemalarında, eşlik polaritesi (tek veya çift), en olası veya en yüksek arıza modlarını yakalamak için seçilmelidir.

Dediğiniz gibi, yanıt vermeyen bir hedef veya bozuk veri alma kablosu, yüksek veya düşük bir MISO hattının sıkışmasına neden olabilir.

SPI üzerinden bayt gibi birkaç bit bile iletilirken, tek parite biti bu all-1 veya all-0 verilerindeki bir hatayı tespit eder, ancak parite bile olmaz.

Ancak, SPI üzerinden 15 bit ile uygulamanızda olduğu gibi, tek sayıda bit iletirken böyle net bir kazanan yoktur. Eşlik bile all-1'in durumunda bir hata tespit eder, ancak all-0'ın durumunu özler. Tersine, tek parite all-0'ın durumunda bir hata tespit eder, ancak all-1'in durumunu özler.

Çift veya tek parite ile fayda açısından çok az fark vardır. Biri diğerine tek bir ters geçitle dönüştürülebilir. Eşlik bitinin temel amacı, bu değerdeki sadece 15 biti kontrol etmektir. Başka bir şey yapmak onun amacı değildir. Birinin veya diğerinin eksik, hatalı veya bağlantısı kesilmiş bir çipi algılayabileceği bir husus değildir. Bağlantısının kesilmesinin sizin durumunuzdaki en yaygın hata türü olduğunu belirttiniz. Farketmez. Eşlik biti, bu tür bir hatayı algılamak için mevcut değildir.

Bunu sorgulamakta haklısın, eşitlik konusunda bile aynı eleştiriye sahibim. Eşlik bitinin eklenmesinden önce tek bir veri bitiyle, örneğin örnekte olduğu gibi ve yaygın olduğu gibi, eşitlik bile 0'ların ve 1'lerin hepsinin geçerli iletilen sözcükler olmasına izin verir; Tony M'nin önceki cevabı bu konuda yanlış. Kanıt için 7bit veri örneği tablosuna bakın: - https://en.wikipedia.org/wiki/Parity_bit

Ancak tek parite, 0'ların tümüne veya 1'lerin tümüne ters bir durum biti ekler, böylece bağ ve çipin canlı olduğunu kanıtlar ve bu durumda çok daha iyi bir seçim olur.