İnceleme talebi: DIY DC - 50MHz diferansiyel osiloskop probu

Uygun diferansiyel probların maliyeti göz önüne alındığında, kendim yapmaya karar verdim. Gereksinimler:

• DC - 50 MHz 3db bant genişliği
• 3V pk-pk'den 300 V pk-pk'ye kadar seçilebilir birkaç giriş voltajı aralığı
• 1/500'den fazla ortak mod reddetme oranı
• "Yeterince iyi" bir gürültü figürü
• Yerel elektronik mağazamdaki sınırlı parça seçimi ile gerçekleştirilebilir
• Elle lehimlenmiş bileşenlere sahip evde oyulmuş 2 taraflı PCB için düzen uygulanabilir.

Yüksek hızlı analog devreler tasarlama konusunda çok az tecrübem var, bu yüzden kavramsal tasarım hakkında eleştiri de dahil olmak üzere geri bildirim almak isterim. Uygulamanın belirli yönleriyle ilgili birkaç sorum var:

• Taşınan sinyalin zar zor 50 MHz'e ulaşacağı ve kablo 1 m'nin altında olduğu düşünüldüğünde , koaksiyelin her iki ucuyla eşleşen empedans olmadan uzaklaşabilir miyim ? Probun ucunda 50 ohm'luk bir seri direnç, kapsama tarafından görülen voltajı 2'ye bölecağından, kapsamın ucunu 50 ohm'a (ve doğrudan prob ucunda koaksayı sürmeye) sonlandırmayı tercih ederim.

• BJT akım kaynakları yüksek bir genlik (JFET geçidinde 3 V pk-pk) 50 MHz sinyali verildiğinde sabit bir 5 mA'yı batıracak kadar hızlı mı?

• Her bir JFET'in kaynağı ile karşılık gelen BJT'nin toplayıcısı arasına bir indüktörün eklenmesi , yüksek frekanslarda sabit bir JFET drenaj akımı sağlamanın makul bir yolu mu yoksa kaçınılmaz olarak salınıyor mu?

• PCB düzenim ne kadar aklı başında, göze çarpan eksiklikler var mı? Farklı ne yapardın?

Çeşitli voltaj aralıklarını desteklemek için ön tasarımım, 3 pimli başlık konektörüne (J1) takılan harici pasif zayıflatıcılara dayanıyor. Zayıflatıcılar, tüm frekans aralığı boyunca evirici ve evirmeyen girişleri eşleştirmek için düzenleyici dirençlere ve kapasitörlere sahip olacaktır. Aşağıda 1:10 zayıflatıcı (kabaca +/- 30 V aralığı) gösterilmektedir.

^{bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik}

Amplifikatör ön ucu, zayıflatıcı aşamasına yüksek bir empedans sağlamak için JFET kaynak takipçileri ile gerçekleştirilir. Bu topoloji, mevcut op amp'in nispeten yüksek giriş öngerilim akımını (en kötü durum 2μA) atlatmak için seçilmiştir. Bipolar transistör akım kaynakları, tüm giriş voltajı aralığı boyunca JFET'lere nispeten kararlı bir drenaj akımı sağlar.

Op-amp tabanlı diferansiyel amplifikatör, 1 m RG-174 50 ohm koaksiyelin sürülmesinden de sorumludur. Op amp'in doğrudan koaksiyel olarak sürdüğü ilan edilirken, sonlandırma dirençleri için ayak izleri vardır.

Güç, 9 V'luk bir pil ile sağlanır ve op amperlerin diğer yarısı sanal bir toprak kaynağı görevi görür. Kırmızı bir LED, probun açık olduğunu gösterme ve akım kaynakları için ~ 1,8 V bias voltajı sağlama gibi ikili işlevi yerine getirir.

Bileşenleri:

• Düşük sızıntı (<5nA), 2pF giriş koruma diyotları: BAV199
• JFET'ler: SST310
• BJT: BC847b
• 70MHz GBW, 1kV / μs çift op amp: LT1364
• Diferansiyel amfi bölümü için 4x hassas direnç (% 0.1, 2.2kΩ).

Aslında bir şey inşa ettikten sonra

Sonunda kendi sorumu gezerek cevaplayabilirim. Devreyi soruda belirtildiği gibi 1:10 zayıflatıcı ile inşa ettim.

• Koaksinin her iki ucuna da uyan empedans olmadan uzaklaşabilir miyim ...

  Evet, ancak sinyal bütünlüğü bunu yapmaktan muzdariptir. Mavi iz, standart 1:10 pasif bir sonda ile ölçüldüğü gibi ~ 6 ns yükselme ve düşme zamanı kare dalgasıdır ( 74HC14 tabanlı bir gevşeme osilatörü tarafından oluşturulur ). İlk dört ekran görüntüsünde sarı iz, DIY diferansiyel probunun çıktısıdır, şemaya bağlı olarak kapsamla 10 ile çarpılır. Son ekran görüntüsü, SMA konektörünün doğrudan 1:10 pasif bir sonda tarafından problanmasıdır. Kapsam, 1MΩ 15pF girişleri olan 50 MHz Rigol DS1052E'dir.

  

  Görülebileceği gibi, her iki ucun da sonlandırılması, aşma olmadan temiz bir sinyale, ancak kabaca 13 MHz bant genişliğine neden olur. En hızlı yükselme süresi opamp yüklenmekten kaçınarak elde edilir, bu da düşük yük empedansının opampı çok ciddi şekilde yavaşlattığını gösterir.

• BJT akım kaynakları sabit bir 5 mA batıracak kadar hızlı mı ...

  Evet. JFET tamponları ve biaslama akım kaynakları, frekans yanıtı söz konusu olduğunda kusursuz performans gösterir. Bant genişliği opamp seçimiyle tıkanır.

• Her JFET'in kaynağı ile karşılık gelen BJT'nin toplayıcısı arasına bir indüktör eklenmesi, sabit bir JFET drenaj akımını sağlamanın makul bir yoludur ...

  Gerekli değildi, bu yüzden denemedim. Fikrim yok.

• PCB düzenim ne kadar aklı başında ...

  Düzenin kendisiyle ilgili herhangi bir sorun yaşamadım, ancak kartı kesinlikle korumalı bir kasaya monte ederek tasarlamalıydım. Isı daralması kesinlikle yapmayacaktır, çok yüksek empedans devresi her türlü parazite karşı çok hassastır. Probun oturduğu elimi masanın altına taşımak bile kapasitif kuplajla ölçümleri etkiler.

Tasarımımda öngörülemeyen bir eksiklik, çıkış ofset voltajını düzeltememe. Görünen o ki, JFET'ler benzersiz kar taneleri: Eşik voltajı, aynı partideki transistörlerde bile birkaç yüz milivolt kadar değişebilir. Probu ilk kurduğumda, problar kısa devre yaparak +600 mV çıktı. JFET'leri lehimledim, parça kutumdaki her şeyi test ettim ve birbiriyle en iyi eşleşen kartı lehimledim. Şimdi ofset daha küçük ama yine de önemli + 30mV. Gelecekteki revizyonlar, bir düzeltici tencere ile bu ofset voltajını dengelemek için bir mekanizmaya sahip olmalıdır.

Başka bir sorun giriş voltaj aralığıdır. Negatif voltajlar doğrusal olarak -30 V ve altına kadar işlenir, ancak +6 V (+0,6 V'a kadar zayıflatılmış) üzerindeki pozitif voltajlar giderek daha fazla bozulmaya neden olur. Bu, pozitif besleme rayına çarptıklarında doymuş JFET kaynak takipçilerinden kaynaklanır, -2.1 V geçit-drenaj eşik voltajı ile daha da artar, bu da 0 V girişinin zaten +2.1 V çıkışına neden olduğu anlamına gelir.
Doğru düzeltme, zayıflatıcıları toprak yerine -2.1 V'a bastırmaktır.

Burada çok iyi işler yaptınız.

Ancak seçtiğiniz parçalar spesifikasyonlarınızı karşılayamıyor olabilir.

Herhangi bir tasarım spesifikasyonunuz var mı?
Aşama% aşımı (50R ile sonlandırılmış kabloda), kazanç hatası 0 ~ 50MHz, DC ofseti, Pwr, açma / kapama düğmesi? ESD koruma seviyesi? Depolama için kısa devre pimleri mi?

BAS diyotlarının FET'leri doğrudan bağlantı ile ESD'den koruyacak kadar hızlı olacağını düşünüyor musunuz? 80'li yılların çoğunda EE'nin 25V ile patlayan Tek FET tamponlu Diff Problarında ön uç FET'leri patlattığını hatırlıyorum. BAV99'ları TI'nin ESD diyotlarıyla değiştirmek ve değiştirmek için akımı sınırlamak için R serisi eklerim . 0.5pF TPD1E04U04. Diyotlar onları korumak için FET'lerden daha hızlı davranmalıdır ve ESD pikosaniye için 10 amper olabilir.

AD8001 Düzeni için Değerlendirme Kitini düşünmüş olabilirim .

ÜCRETSİZ Stokta 16 ertesi gün teslim £ 8.04 çalışan RS Elektronik itibaren

Özellikler: 1.5pF giriş kapasitesi 800 MHz GBW, PSRR> 50dB

Yerleşik kazanç seçimi ile x1 x10 kazancı seçin. Tam bant genişliği 800MHz ila 80MHz için
50 Ohm kablo ve 50 Ohm sonlandırıcı kullanın.

Prob pimleri için Tektronics Diff Fet Probe mekanik tasarımını kullanın. Yeni Tek modellerin fiyatı 6 bin dolardan başlasa da x GHz aralığına kadar çalışıyorlar. Ancak el tipi ve tek kullanımlık lehim uçları için problarını dikkate alın.

Mevcut bir geri besleme çipi olduğundan, giriş empedansı geleneksel değildir
+ Giriş 10 MΩ
–Giriş 50 Ω