“Saati yakalamak” ne demektir?

11

Ders notlarımda "saati geçmeyin" okumaya devam ediyorum. İnternette arama yapmayı denedim, ancak bu ifadenin tam anlamını bulamıyorum.

flipflop

— user129048
kaynak

2

en.wikipedia.org/wiki/Clock_gating

— BeB00

3

@ user129048 Bu sitede bu konuyla ilgilenen başka sorular var. Kısacası, saati geçerseniz kötü bir gecikme yaşarsınız. Çoğu FPGA'nın özel saat hatları vardır ve saati kapmak bu hatları kullanmayacaktır.

— Voltaj

1

Tıpkı köpeğinizin / atınızın vb. Giriş ve çıkışını sağlamak için bir kapı kullandığınız gibi, kapı açıksa geçebilirler. Saat ve sıfırlama, tıpkı diğer sinyaller gibi bir mantık modülüne aktarılan sinyallerdir. Bu saatin devam etmesine izin verebilir veya geçmesini engelleyebilirsiniz. Diğer taraftaki mantığın bu sinyalin giriş olarak alınmasını önleme.

— old_timer

19

"Saati geçmek", saati açmak veya kapatmak için saat satırına bir mantık geçidi koymak anlamına gelir.

şematik

^{bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik}

Yukarıdaki şemalar saati göstermektedir ve saati geçmek için AND ve OR kullanılmıştır. Biri saati alçaltır, diğeriyse.

Yüksek veya düşük 'çok kısa' saat darbelerini önlemek için (“runt darbeleri”) şunlardan emin olmalıyız:

AND geçidinin kontrol sinyali yalnızca saat düşük olduğunda değişmelidir .
OR geçidinin kontrol sinyali yalnızca saat yüksek olduğunda değişmelidir .

Geçitli saatler, saat dururken mantık 'sessiz' kaldığı için CMOS'taki gücü azaltmak için çok kullanışlıdır. Modern sentez araçlarının saat kapısını otomatik olarak eklemek için özel bir seçeneği olduğunu göreceksiniz.

şematik

^{bu devreyi simüle et}

Yukarıda güvenli bir kapı saati üreten iki devre vardır. Devreler, kontrol sinyalinin kayıttan çıkması için küçük bir gecikme (saatten Q'ya) olduğu gerçeğine dayanır. Böylece, saat bilinen bir polariteye sahip olduğunda kontrol sinyali kapıdan değişir.

— Moruk
kaynak

3

Çok güzel bir cevap. Sadece kapılı saatlerin güç avantajlarını genişleteceğim. Bir IC'deki saat ağı, özellikle mikroişlemciler gibi karmaşık olanlarda gerçekten çok geniş olabilir. O kadar büyük ki gösterildi (üzgünüm elimdeki referansa sahip değilim) sadece saat ağının anahtarlanması toplam güç tüketiminin% 30'unu oluşturabilir. Bu, saat tarafından asıl mantığın yapacak bir şeyi olmasa bile tüketilir, örneğin. kayıtlar ve çıktılar hiç değişmez. Saatin geçmesi, ağın etkilenen bölümlerinde saati tamamen devre dışı bırakabilir, böylece güç tüketimini önemli ölçüde azaltır.

— ultimA

4

@Curd: OP "saati geçme" yazdığında, profesör "saati tek bir mantık kapısında olduğu gibi tam anlamıyla geçmeyin" anlamına gelir. Bu iyi bir tavsiye. Pratikte "saat kapıları", "saati devre dışı bırakmak" veya bunu yapabilmek anlamına gelir ve bunu doğru bir şekilde nasıl yapacağınızı bildiğiniz sürece (yani bir mantıkla değil) güç nedenleriyle yapılması çok önerilir. kapı, ancak saat çizgisinde runt ve aksaklıklardan kaçınmak için yeterli mantık ile).

— ultimA

8

Burada profesörün neden söylediğini tahmin etmeliyim: burada basit olarak sunulmasına rağmen saat kapılarının birçok tuzağı var. Bu nedenle çok kaşlarını çattı. ASIC tasarımında (nereden geldiğim), sadece ya güvendiği düşünülen araçlar ya da ne yaptıklarını bilmek için güvenilir olduğu varsayılan üst düzey mühendisler tarafından yapılır.

— Oldfart

4

@oldfart Muhtemelen açıklama budur. Özellikle OP bir FPGA sınıfındaysa, hiç bir saat açması pek olası değildir .

— mbrig

3

@MITURAJ, saat kapıları kesinlikle tasarım girişinde yapılabilir. Bence 'genellikle' yapılanları değil, ne yapılması gerektiğini tarif ediyorsunuz. FPGA'ların özgürlüğü, herkesin kötü fikirler uygulamasına izin verir. Çok kötü tasarımlar var.

— TonyM

6

Bu bağlamda geçitleme, bir sinyali kontrol etmek için bir mantık geçidinden geçirmek anlamına gelir.

Bir 2 girişli AND geçidinin bir girişinden geçmek, diğer girişteki bir kontrol bitinin AND geçidi çıkışını düşük seviyeye zorlamasına veya sinyalin geçip çıkmasına izin verir. Benzer bir fonksiyon bir OR geçidi tarafından yapılabilir, sinyal yüksek şekilde zorlanır veya içeri girer.

Yani bir saatin geçmesi, onu alçak / yüksek zorlamak veya geçmesine izin vermek anlamına gelir.

Saatler kapı değil iyi bir tavsiye. Olası sonuçların dikkatli ve kapsamlı bir şekilde anlaşılmasıyla yapılabilir. Bunlar, saatli sinyalleri geçitli saat alanına alırken metastabilite ve zamanlama güdümlü sentez / düzenden daha kötü sonuçlar içerir.

Ancak, bu tür riskler ve cezalar olmaksızın, saatin geçişi ile bir devre üzerinde aynı kontrolü elde etmenin neredeyse her zaman başka yolları vardır.

— TonyM
kaynak

6

Anlamı:
Başka bir saat sinyalinden bir saat sinyali türetmek için AND veya OR geçidi (veya daha karmaşık bir kombinasyon terimi) kullanmayın.

Bu kuralın nedeni , birleştirici terimin birden çok girişi arasındaki yarış koşullarının , yalnızca bir saat kenarı beklediğiniz yerde birden fazla saat kenarına (aksaklık) neden olabilmesidir.

— Lor
kaynak

2

Downvoter'ın bu cevapla neyi yanlış gördüğünü açıklayabilmesi güzel olurdu.

— Lor

4

Yüksek hız için, orijinal saati kullanarak verilerle çalışma ile yarış koşullarına neden olabileceğinden saate yayılma gecikmesi ekleyen mantık kapıları eklemeyin.

— Tony Stewart Sunnyskyguy EE75
kaynak

Saat kapısının bu şekilde kullanıldığını hiç duymadım, bunun için bir kaynağınız var mı?

— BeB00

@ BeB00: sadece "saat kapı glitch ücretsiz" için google ve bol bulacaksınız

— Curd

1

google.ca/…

— Tony Stewart Sunnyskyguy EE75

Bu, daha önce kullanılan terimi duymamış ilk düşüncemdi, ancak tamponlamanın gerekli olacağı zamanlar var ve muhtemelen bu durumda tamponlamadan daha fazlasını kastediyor. Dönüş ve kenar özellikleri basit tamponlama ile değişebilir ve her durumda dikkate alınması gerekir.

— KalleMP