Sonlandırma dirençleri: gerekli mi?

Tasarladığım bir proje için, LPC1788 (QFP) mikrodenetleyicili bir IS42s32800 (TSOP) SDRAM kullanıyorum . PCB'de, üst sinyal katmanının hemen altında bir zemin düzlemi ve alt sinyal katmanının hemen üstünde bir VDD düzlemi olan 4 katmanım var. CPU ve RAM arasındaki ortalama izler 60 mm uzunluğunda, en uzun iz 97 mm, saat çizgisi 53 mm uzunluğunda ve hiçbir çizgi takılı sonlandırma direnci yok. Merak ettiğim şey, DRAM hatlarında sonlandırma dirençlerine sahip olmanın kesinlikle gerekli olup olmadığıdır. Bu tasarım onlarsız çalışır mı yoksa dirençler olmadan denemek için bile uğraşmamalı mıyım?

Frekans / yükselme süresi ve mesafesi sorunlara neden olacak kadar yüksekse, evet, sonlandırmaya ihtiyacınız vardır.

İsale Hattı Modeli

97 mm'lik en uzun izde muhtemelen onlarsız uzaklaşacağınızı düşünüyorum (aşağıdaki hesaplamaların sonuçları verilmiştir) IBIS modellerini ve tahta seviyesi simülasyonunu (örneğin Altium ve diğer pahalı paketler) işleyen bir PCB paketiniz varsa, kurulumunuzu simüle edin ve sonuçlardan onlara ihtiyacınız var.

Bu özelliğe sahip değilseniz, SPICE kullanarak kaba hesaplamalar yapabilirsiniz. LTSpice
ile biraz karışıklık yaşadım , işte sonuçlar (kimse bir hata görürse düzeltmek için çekinmeyin)

Eğer varsayarsak:

• RAM giriş sinyali yükselme süreniz 2ns civarında
• PCB, Er veya ~ 4.1 olan FR4'tür
• PCB bakır kalınlığı 1oz = 0.035mm
• Yer düzleminin üzerindeki iz yüksekliği = 0.8mm
• İz genişliği = 0.2mm
• İz uzunluğu = 97mm
• RAM veri girişi 5pF ile paralel olarak 10kΩ'dur (veri sayfasından kapasitans, tipik bir LVTTL girişi için hiçbir şey verilmediği için direnç seçilmiştir - veri sayfası oldukça kötüdür, örneğin p.21'deki kaçak akım 10A olarak verilir !?)
• Sürücü empedansı 100Ω'dur (veri sayfası çıktısı yüksek / düşük değerleri ve akımı -> Vh = Vdd - 0,4 @ 4mA, yani 0,4V / 4mA = 100Ω)

Kullanılması Wcalc mikroşerit moduna ayarlayın (bir iletim hattı hesap makinesi aracı) ve sayıları delme, elde ederiz:

• Zo = 177,6Ω
• L = 642,9 pH / mm
• C = 0,0465 pF / mm
• R = 34,46 mΩ / mm
• Gecikme = 530,4 ps

Şimdi bu değerleri kayıplı iletim hattı elemanını kullanarak LTSpice'e girip simüle edersek:

Yukarıdaki devrenin simülasyonu:

Bu sonuçtan, 100 im çıkış empedansıyla herhangi bir sorun beklememeliyiz.

Sadece ilgilenmek için, 20 Ω çıkış empedansına sahip bir sürücümüz olduğunu varsayalım, sonuç oldukça farklı olacaktır (50 at'de bile 0.7 V aşırı / aşınma vardır. Bunun kısmen zil sesine neden olan 5pF giriş kapasitansından kaynaklandığını, 2ns'taki aşma, kapasitans olmadan daha az olacaktır [~ 3.7V], bu nedenle Kortuk, TLine muamelesi görmemiş olsa bile topaklı parametreleri de kontrol eder.

Temel kural, gecikme süresinin (sinyalin sürücüden girişe geçmesi için geçen süre) risetime göre 1 / 6'dan daha fazla olması durumunda, izi bir iletim hattı olarak ele almamız gerekir (bazılarının 1/8, bazıları 0.525 ns gecikme ve 2ns yükselme süresi ile 2 / 0.525 = 3.8 (<6) veren bir TLin olarak değerlendirmeliyiz. Yükselme süresini 4ns'ye çıkarırsak -> 4 / 0.525 = 7.61 ve aynı 20 ulation simülasyonunu tekrar yaparsak:

Çalmanın çok daha az olduğunu görebiliyoruz, bu yüzden muhtemelen herhangi bir işlem yapılmasına gerek yok.

Bu nedenle, parametrelerle yakın olduğumu varsayarak soruyu cevaplamak için, onları dışarıda bırakmanın size sorunlara neden olması olası değildir - özellikle LPC1788 veri sayfasından daha hızlı olan 2ns'lik bir yükselme / düşme zamanı seçtiğimden (s.88) Tr min = 3 ns, Tfall min = 2,5 ns)
Emin olmak için, her satıra 50 serisi direnç koymak muhtemelen zarar görmez.

Topaklı Bileşen Modeli

Yukarıda belirtildiği gibi, hat bir iletim hattı olmasa bile, topaklı parametrelerin neden olduğu zil sesine sahip olabiliriz. L izi ve alıcı C, Q yeterince yüksekse , çınlamaya neden olabilir .
Temel kural, mükemmel bir adım girişine yanıt olarak , 0,5 veya daha düşük bir Q'nun çalmayacağı, 1'in bir Q'sunun% 16'nın üzerinde aşma ve Q'nun% 44'ün üzerinde bir aşımının olmasıdır.
Pratikte hiçbir adım girişi mükemmel değildir, ancak sinyal aşaması LC rezonans frekansının üzerinde önemli bir enerjiye sahipse, çınlama olacaktır.

Dolayısıyla, 20 Ω sürücü empedans örneğimiz için, hatta sadece topaklı bir devre olarak davranırsak, Q şöyle olacaktır:

$Q = \dfrac{\sqrt{\dfrac{L}{C}}}{Rs} = \dfrac{\sqrt{\dfrac{62.36 nH}{9.511 pF}}}{20 \Omega} = 4.05$

(Kapasite 5pF giriş kapasitansı + hat kapasitansıdır - hat direnci yok sayılır)

Mükemmel bir adım girişine yanıt:

$V_{overshoot} = 3.3 V \cdot e^{-\dfrac{\pi}{\sqrt{ (4 \cdot Q^2) - 1}} } = 2.23 V$

Yani en kötü durum aşma zirvesi 3.3V + 2.23V = ~ 5.5V olacak

2 ns'lik bir artış süresi için, LC rezonans frekansını ve bunun üzerindeki spektral enerjiyi risetime bağlı olarak hesaplamamız gerekir:

Zil frekansı = 1 / (2PI * sqrt (LC)) = 1 / (2PI * sqrt (62.36nH * 9.511pF)) = 206MHz

$\dfrac{1}{2 \pi \cdot \sqrt{LC}} = \dfrac{1}{2 \pi \cdot \sqrt{62.36nH \cdot 9.511pF}}$

2 ns'lük bir yükselme süresi (baş parmak kuralı) "diz" frekansının altında önemli bir enerjiye sahiptir:

0.5 / Tr = 0.5 / 2 ns = 250 MHz, yukarıda hesaplanan çalma frekansının üzerindedir.

Tam olarak zil frekansının diz frekansı ile, aşma mükemmel adım girişinin yaklaşık yarısı kadardır, bu nedenle diz frekansının ~ 1,2 katında muhtemelen mükemmel adım yanıtının yaklaşık 0.7'sine bakıyoruz:

Yani 0.7 * 2.23 V = ~ 1.6 V

2 ns risetime ile tahmini aşma zirvesi = 3,3 V + 1,6 V = 4,9 V

$\dfrac{\sqrt{\dfrac{L}{C}}}{0.5}$

Simülasyonlar:

Mükemmel Adım Simülasyonu:

2ns Risetime Simülasyonu:

Çözüm (100 Ω Rdrv + 60 Ω seri direnç = 160 Ω toplam R1 eklendi):

160 is direncin eklenmesinin 0 V aşımını kritik olarak azaltılmış tepki beklediğini ürettiğini görebiliriz.

Yukarıdaki hesaplamalar temel kurallara dayanmaktadır ve tamamen kesin değildir, ancak çoğu durumda yeterince yakın olmalıdır. Jonhson ve Graham'ın mükemmel kitabı "Yüksek Hızlı Dijital Tasarım", bu tür hesaplamalar ve çok daha fazlası için mükemmel bir referanstır (yukarıdakine benzer, ancak daha iyisi için NEWCO örnek bölümünü okuyun - yukarıdakilerin çoğu bundan elde edilen bilgilere dayanıyordu. kitap)

Altera, bu belgedeki bazı SDRAM türleri ile kullanılmasını önerir , ancak teklif edilmesi durumunda FPGA ve SDRAM için dahili sonlandırma kullanılarak önlenebileceklerini söylüyor. SDRAM ile sahip olduğum FPGA kartlarının hiçbirinin bağlantılarda harici bir sonlandırması yok ve cihazların dahili sonlandırması yok. İdeal olarak kullanılmaları gerektiği gibi görünüyor, ancak pratikte genellikle bırakılıyor. Onunla kaçmalısın.