Digital 0 neden bilgisayar sistemlerinde 0V değil?


32

Bir bilgisayar sistemi tasarımı dersi alıyorum ve profesörüm dijital sistemlerde, dijital 0 ve dijital 1'i belirtmek için kullanılan geleneksel voltajların yıllar içinde değiştiğini söyledi.

Görünüşe göre, 80'li yıllarda, 5 V 'yüksek' olarak kullanılmış ve 1 V 'düşük' anlamına gelmişti. Günümüzde, bir 'yüksek' 0,75 V ve bir 'düşük' 0,23 V civarındadır. Yakın gelecekte 0,4 V'nin yüksek ve 0,05 V'nin düşük olduğu bir sisteme geçebileceğimizi de ekledi.

Güç tüketimimizi azaltabilmemiz için bu değerlerin küçüldüğünü savundu. Bu durumda neden 'düşük' değerini herhangi bir pozitif voltaja ayarlamakta sorun yaşıyoruz? Neden sadece gerçek 0 V (güç hatlarından nötr, sanırım) voltajına ayarlamıyoruz?


9
Bence en basit açıklama teller / izler / "anahtarlar" da (transistörlerde) parazit dirençler olduğu ve bu nedenle hiçbir zaman 0V'a ulaşamayacağınız, bu nedenle bir miktar marja ihtiyacınız olduğunu düşünüyorum. Teknoloji düzeldikçe kenarlar daralabilir.
Wesley Lee

26
Mantık hiçbir zaman yüksek ve düşük için mutlak tekil değerlere sahip değildir; TTL mutlak bir aralığa sahiptir ve saf CMOS, güç rayı tarafından tanımlanan bir aralığa sahiptir.
Peter Smith

8
Alçak limit hiçbir zaman 1v olmadı, gönderdiğiniz veya aldığınıza bağlı olarak Andy'nin cevabını 0,4v veya 0,8v olarak belirledi (doğru konuşun,
affedin

4
Alıntı yaptığınız gerilim, mantık sıfır için üst sınırdır (eşik).
CramerTV

3
0 V diye bir şey yoktur, sadece mükemmel bir dünyada ondan söz ediyoruz.
Direk

Yanıtlar:


45

"İdeal" değerini geçerli giriş aralığı ile karıştırıyorsunuz.

Her zamanki mantıkta, ideal koşullarda, mantıksal sıfır tam olarak 0V olacaktır. Ancak, gerçek dünyada hiçbir şey mükemmel değildir ve elektronik bir çıkışın belirli bir toleransı vardır. Gerçek çıkış voltajı kabloların kalitesine, EMI gürültüsüne, beslemesi gereken akıma vb. Bağlıdır. Bu kusurları gidermek için, mantık girişleri tüm voltaj aralığını 0 (veya 1) olarak değerlendirir. Andy'nin cevabındaki resme bakın.

Öğretim elemanınızın muhtemelen 0.75V ile kastedilen, mantıksal 0 aralığını yapan noktalardan biridir.

Ayrıca 0 ile 1 arasında boş bir aralık olduğunu unutmayın. Giriş voltajı buraya düşerse, giriş devresi düzgün çalışmayı garanti edemez, bu nedenle bu alanın yasak olduğu söylenir.


76

Kafan karışıyor. Örneğin TTL'ye bakın: -

enter image description here

Düşük giriş seviyesi 0 volt ile 0 volt'un üzerindeki bazı küçük değerler arasındadır (TTL için 0,8 volt).

Neden 'düşük' değerini herhangi bir pozitif voltaja ayarlamakta sorun yaşıyoruz?

Belli bir küçük değerin altında olduğundan emin olmak için sorun yaşıyoruz.

Buradan resim .


Bunu genişletmek için geçerli giriş voltaj aralıkları, CMTL'ye karşı LVCMOS sinyaline karşı TTL sinyalleme için farklıdır. Bunun nedeni, TTL mantığının (ve onu takip eden uyumlu NMOS'un) pozitif rayı çekerken zeminden ziyade çok daha fazla zorlamasıydı. Modern CMOS mantığı her iki şekilde de eşit derecede iyi çekebilir ve simetrik olarak bir CMOS giriş aşaması oluşturmak daha kolaydır. Bir CMOS çıkışı TTL girişini mutlu bir şekilde yürütür, ancak TTL çıkışlı özel TTL uyumlu girişler kullanmanız gerekir.
Chromatix

Bu konuda TI’dan güzel ve ayrıntılı bir açıklama var: ti.com/lit/an/scla011/scla011.pdf
Chromatix

16

Gerçek sıfır volt mantık sinyali üretmek imkansızdır. Devre sonsuz mükemmel olmadığı için izin verilen bazı toleranslar olmalıdır. Sonsuza dek kusursuz kılmaya çalışarak para harcamak, tasarım fonlarına da iyi bir yatırım yapmaz. Dijital devre çok hızlı bir şekilde çoğaldı ve gelişti, çünkü mantık kapıları olan çok basit ve toleranslı devrelerin çok sayıda kopyasını kullanıyor.

İkili durumlar 1 ve 0, sayısal mantık devrelerinde sırasıyla mantık yüksek ve mantık düşük voltajları ile temsil edilir. Mantık yüksek ve mantık düşük seviyesini temsil eden voltajlar, kullanımdaki mantık ailesi için önceden tanımlanmış ve önceden kararlaştırılmış aralıklar içine düşer.

Bu aralıklardaki voltajlarla çalışma kabiliyeti, dijital mantık devresinin temel avantajlarından biridir - bu bir başarısızlık değildir. Lojik kapı girişleri, lojik yüksek ve lojik düşük voltajları kolayca ayırt edebilir. Lojik kapı çıkışları geçerli mantık yüksek ve düşük voltajları üretecektir. Lojik sinyaller geçitlerden geçerken küçük sinyal gürültüsü ortadan kalkar. Her çıkış giriş sinyalini iyi bir mantık voltajına geri yüklüyor.

Analog devrelerde, gürültüyü ilgilenilen sinyalden ayırmak ve gürültüyü tamamen reddetmek arasında daha zor ve pratik olarak imkansızdır.


4
Çok keskin eşikler (histerisiz) ayrıca gülünç derecede yüksek kazançlı yükselticiler anlamına gelir. Ayrıca geri bildirim ve salınım eğilimli, sürüklenme eğilimli ve genellikle gergin olduğu bilinmektedir.
rackandboneman

Ayrıca, mantık 1 ve 0'ın, devrenin bunu yapması daha anlamlı olduğu yerlerde, sırasıyla düşük ve yüksek voltajlar olarak kullanılabileceğini unutmayın. Nitekim, küresel sıfırlamalar gibi sinyaller geleneksel olarak aktif düşüktür ve nmos çağında (Yükselmesi kötü bir şekilde kötü olan bir teknoloji) ve daha az ölçüde TTL dönemindeki (aynı konu) erkek IO aktif düşüklüğü için yaygındı, çünkü Akıntıya giden herhangi bir akımı elde etmenin tek yolu buydu.
Dan Mills

Ayrıca, mantık değerlerinin voltaj yerine akım cinsinden tanımlandığı akım modu mantığı da ayrıca not edilmelidir. Bu, artan güç kullanımı pahasına (Kirchhoff'un şu anki yasası nedeniyle) iletimde daha hızlı anahtarlama ve daha iyi gürültü toleransı sağlar (Wikipedia'da Picoamp CML'nin gerçekleştirildiğini iddia etse de, bu da bir sorun olmaz).
John Dvorak

8

Diğer cevaplar tarafından verilen noktalara ek olarak, yüksek anahtarlama hızlarında (genellikle tellerin ve diğer bileşenlerin göz ardı edilen kapasitansı) parazitik kapasiteler söz konusudur. Teller genellikle hafif bir dirence de sahiptir. (Çok basitleştirilmiş bir model!)

şematik

bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik

Bir RC ağı olarak, bu üssel bir düşüş eğrisi ile sonuçlanır (V ~ e ^ -kt). Alıcı, eşiği çok düşük (0V'ye yakın) ayarlarsa, çıkış voltajının eşiği tetikleyecek kadar düşmesi için önemli bir süre beklemesi gerekir. Bu süre önemsiz görünebilir, ancak saniyede milyon (milyarda) kez değiştirmesi gereken bir cihaz için bu bir sorundur. Üstel fonksiyonun uzun kuyruğunu önlemek için bir çözüm "KAPALI" voltajı arttırmaktır.


6

Çünkü hiçbir şey mükemmel değildir ve bunun için bir hata payı sağlamanız gerekir. Bu sayılar eşiktir. Sisteminizdeki mümkün olan en düşük voltaj 0V ve eşiğiniz 0V ise, eğer TÜM bileşenleriniz ve kablo tesisatınız mükemmel iletkenler değilse (yani, her zaman bir miktar voltaj düşmesi varsa) ve gürültüsüz bir ortamda sessiz kalırsa, bu durum sizi nereye bırakır? Hiç bir zaman bile 0V veremeyen, hatta hiç yapabiliyorsa, sizi hiçbir zaman güvenilir bir şekilde veremeyen bir sisteme bırakır.


3

2 raylı bir sistemde (genellikle sadece tek bir pozitif voltaj artı toprakla çalışan yongalar), anahtar veya cihaz çıkış kapasitansını düşük bir sinyal seviyesine düşüren her ne olursa olsun sonlu bir dirence sahiptir ve bu nedenle bir sinyal kablosunu sıfıra Volt değiştiremez sonsuz zaman. (Süper iletkenleri yoksayma). Bu nedenle performans gereksinimlerini karşılayan bazı gerçekçi daha düşük voltaj salınımı seçilmiştir (anahtarlama hızı - güç gereksinimleri ve gürültü üretimi vb.)

Bu, toprak gürültüsünü (kaynak ve hedef devreler arasındaki farklı toprak veya "sıfır" voltaj seviyeleri), diğer gürültü kaynaklarını, toleransları vb. Karşılamak için gereken marjlara ek olarak verilir.


0

Buradaki bazı cevapların aksine, geçmişte en düşük 0V gibi bir şey olduğundan eminim. Röle mantığı! Yine de buna geri dönmek istediğimizi sanmıyorum!


6
Rölelerin süper iletken kullandı mı? Sanmıyorum
Elliot Alderson

1
Haksız eleştiri nedeniyle + 1. Saf bir 0V kolayca elde edilebilir. Neredeyse bir röle ve basitçe negatif sarf malzemelerine bağlı cihazlara erişim ve istenirse geri bildirim ile elde edilebilir. Dijital iletişim için gerekli bir tasarım değeri olarak kullanılmasının, olası görünmemesine rağmen, bu cevabı aşağıya oylamak için bir sebep olmamalıdır.
KalleMP

2
@ElliotAlderson Hayır, yapamam, özellikle var olma ihtimalinin düşük olduğunu yazdım. Ancak böyle bir tasarım değerinin hiç gerekli olmadığını kanıtlayabilir misiniz? Ben öyle düşünmedim. Şimdi git ve yeni adama yukarı oy ver (sıfıra geri dönmesi için) böylece nitpicking ile moralini bozmaz ve uzaklaşır ve iyi bir sebep olmadığı için bir tane daha parlak (genç) zihin kaybeder.
KalleMP

1
Ben gerçek röle bobini üzerinde bir kapsamı koyarsanız, sen gerilim gitmek görecekti düşünüyorum @ElliotAlderson aracılığıyla temas açtığınızda largeish negatif değer yolunda sıfır. Ancak, gerçek bir devreden mi yoksa ideal bir devreden mi bahsettiğiniz bana göre belirsiz. İdeal kontaklar yay mı? Olmazsa, voltaj negatif sonsuza gitmelidir. Her durumda, kontaklar açıldıktan ve ark söndükten sonra ideal devrede direnç sonsuz olacaktır . Bunun sizin zaman sabitinize ne yaptığından emin değilim.
Süleyman Yavaş

1
@SolomonSlow Geçici davranış gerçektir, ancak ideal bir devre ile kolayca modellenir. Kontaklar açıldıktan sonra bobin voltajının davranışını kontrol eden direnç, bobinin kendisinin direncidir (size, herhangi bir kaçak akım olmadığından şüphe duyduğunuz yararı sağlar). Bu noktada indüktör akımının tam olarak sıfıra düşmesi için sonsuz zaman gerektiren bir paralel RL devresidir . Pratik dünyada bile, bobinin karşısındaki voltajın sıfır olmadığı ancak rölenin kontaklarının açık olduğu bir zaman vardır ... sıfır olmayan voltaj ile mantıksal bir '0'.
Elliot Alderson,
Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.