“Direnç kapasitörü” sembolü ne anlama geliyor?

Daire içine alınmış sembolü anlayamıyorum ve google ile başaramadım. Değişken direnç ve kapasitör gibi görünüyor. Bu ne demek?

Tek bir sembol değil.

Sadece bir potansiyometrenin silecek terminaline bağlı bir kapasitör.

Sadece potansiyometreyi açıklamak için, şimdi cevabınız olduğu için ... fiziksel olarak birine bakarsanız, sol terminalden sağa doğru bir karbon izi göreceksiniz. Bu bir direniş. Orta terminal, parçaya temas eden bakır sürgü olan sileceğe bağlanır. Milin döndürülmesi, direnci değiştirerek sileceği hareket ettirir.

Bunu zaten anlamış gibisin. Bazı durumlarda değişken direnç olarak sadece 2 terminal kullanırsınız. Ancak genellikle üçünü de kullanmak daha yararlıdır. Bir tarafa 5V bağlarsanız, diğer tarafa gnd bağlarsanız, silecek 5V ve gnd değişken arasında bir voltaj verecektir.

Bir ucu gnd'ye ve diğer ucunu bir sinyale bağlarsanız, silecek sinyal ve gnd arasında bir voltaj verir. Ses kontrolünde olduğu gibi.

Genellikle elektrik devreleri kontrol etmek istediğiniz bir yerde belirli bir voltajla kontrol edilir. Bunun için bir potansiyometrenin 3 terminaline, yani "pot" a ihtiyacınız vardır. Basit bir değişken direnç, tek başına gelen akımı sınırlar. Bu her zaman yararlı değildir. Çoğu devrede, 3 terminalin hepsinde bir pot kullanılır.

Diğerlerinin söylediği gibi - bir pot silicisinde bir kapasitör.

Q1, V + = 9V ise [38 transistör fiziği ile ilgili nedenlerle] yaklaşık 38 x (V + - 1) gizemli potu olmayan kazancı olan bir invertördür, ancak Vc_Q1 zeminde amost'tur.

Q2 yayıcısı, kazancı stabilize etmek için sol 100k'lik tencere aracılığıyla geri beslenen bir tamponlu ters giriş sinyali sağlar. Pot sileceğinin konumu, RC geri besleme ağının frekans tepkisini muhtemelen tasarlanmamış ve 'ilginç' bir şekilde değiştirir.

• Silecek en solda = geri besleme için bir 1 Hz düşük geçiş filtresi PLUS girişte büyük bir kapak. bu yüzden sinyal muhtemelen düşük. Pot silecek çok sağ - Q2 yayıcı takipçisi kapağı tahrik ediyor, ancak muhtemelen geri beslemeyi önlemek için voltajı kelepçeliyor, böylece genel olarak yüksek kazanç artı Q2'den yüksek kazanç elde edersiniz, böylece büyük çıkış kırpma.

• Tencereyi sağdan sola kaydırdığınızda, muhtemelen sinyal modifikasyonunda artış, genel kazançta azalma, ancak frekans yanıtında değişiklik elde edersiniz.

• Devre, Q1'i iletime sürmek için yeterli sinyal gerektiriyor gibi görünüyor, bu nedenle çok düşük sinyallerde muhtemelen çıkış üretmiyor.

Bu değişikliğin ne olacağını söylemeye başladım ama "karmaşık" olduğuna karar verdim :-). Kulağa çok kötü geliyor (ya da sağ kulaklar açıkken çok iyi).

Bir 'bonus' olarak devre, genel olarak bir frekans yanıtı modifiye Schmitt tetikleyicisi gibi davranır. Ben pot variatioj ile neler olacağını önermeye bile başlamayacağım - ama simülasyon ilginç olurdu.