IC yongalarında VDD + 0.3V Giriş Sınırı Nereden Gelir?


11

Giriş voltajlarının oldukça geniş (mutlak maksimum) bir aralığa yayılabileceğini belirten çeşitli entegre devreler vardır, örneğin -0.3V ila 6.0V ( ref , pdf sayfa 4) ve daha sonra "Herhangi bir pinde Giriş Voltajı" giriş voltajına bağlı olan kısıtlama , örneğin -0.3V ila VDD + 0.3V.

Aslında, çipin giriş voltajını 0.3V'dan fazla aşan ancak giriş voltajının izin verdiği mutlak maksimum spesifikasyonlar dahilindeki voltajlara I / O toleranslı olmamasını sağlar ve beni bir tür harici seviye uygulamaya zorlar devrenin bu girişlere kaydırılması.

Peki, entegre devre I / O pinleri için spesifikasyonlarda bu tür bir sınırlamanın pratik nedeni nedir?


3
giriş koruma diyotları standart PN bağlantılarıysa ve anot ve katot bölgelerine birçok temasa sahip "geniş alanlar" varsa, şunları planlamanızı öneririm: 0.7v'de 10mA, 0.64v'de 1mA, 0.58v'de 0.1mA, 0.01 0.52v'de mA, 0.46v'da 0.001ma (1uA), 0.40v'de 0.1uA, 0.34 voltta 0.001uA. ONE NANO_AMP ​​hatalara neden olmayacak kadar düşük mü? { Not; bu sayılar şu an 10: 1
oranında

1
"Mutlak Maksimum" derecelendirmeleri sadece budur - parçayı bu derecelendirmelerin yakınında çalıştırmak istemezsiniz. Genellikle "Mutlak Maksimum" derecelendirme tablosunun altında, "Bu derecelendirmelerde veya ötesinde çalıştırma parçaya zarar verebilir" gibi bir şey söyleyen bir not vardır. Yeni başlayanlar genellikle bu notu okuyamazlar.
Peter Bennett

3
"ve beni bu girişlere bir tür harici seviye kaydırma devresi uygulamaya zorlar". Bu, harici ekipmanla arabirim kurduğunuzu gösterme eğilimindedir, bu noktada mikro cihazınızı korumak için bir arabirim devresi tasarımınızın bir parçası olmalıdır . Tersine, tahtadaki başka bir yonga ile konuşmak için seviye değiştiriyorsanız, muhtemelen kullanmak için yanlış yonga seçtiniz.
Graham

Yanıtlar:


22

Büyük olasılıkla, giriş pimi ile çip üzerindeki VDD ağı arasına, normalde ters yönde önyargılı olacak şekilde bağlanmış bir ESD koruma diyotu vardır (Peter Smith'in cevabında yapılandırmayı gösteren bir şema). Fikir, pozitif bir ESD olayı olduğunda, akımın düşük empedanslı VDD ağına akacağı ve burada giriş pimine takılı tek bir zayıf CMOS geçidine dökülmesinden daha az hasar vereceği düşünülmektedir.

Sınır VDD + 0,3 V olduğundan, cihazınızda büyük olasılıkla diyot, PN eklemi yerine Schottky tipidir. Bir PN kavşağı ile, genellikle VDD + 0,6 V kadar bir sınır görürsünüz.

Bu cihaza VDD'nin (0,3 veya 0,4 V'tan daha yüksek) bir giriş voltajı uygulayacak olsaydınız, bu diyotu öne doğru yönlendirir ve kaynağınızdan yüksek bir akım çekersiniz. Bu, kaynağınıza zarar verebilir veya kaynak yeterli akım sağlayabilirse, çipi hasar noktasına kadar ısıtın.

Bu koşullar altında akımı giriş pimine sınırlamak için bir direnç kullanırsanız, devrenin iyi çalıştığını görebilirsiniz. Veya, özellikle çip çok düşük bir güçse, çipin tamamını (ve belki de aynı VDD'ye bağlı olan diğer şeyleri) giriş pini aracılığıyla açabilirsiniz, bu da genellikle istenmeyen davranışlara yol açar.


1
Bunun muhtemelen en iyi yanıt olduğunu düşünüyorum ve mevcut sınırlayıcı dirençlerin sürekli bir durumda başarısız olan ESD koruma diyotlarını hafifletme olasılığını önerdiğini takdir ediyorum. @PeterSmith'in sağladığı şeye benzer temsili bir şemadan yararlanır.
vicatcu

@vicatcu, endişenizi gidermek için düzenledim.
Photon

18

Bunun nedeni giriş koruma diyotlarıdır.

Tipik bir giriş şöyle görünür (CMOS invertör gösterilmiştir):

şematik

bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik

Daha yeni parçalardaki diyotlar schottky cihazlardır. Bu diyotlar kısa, düşük enerjili geçici olaylar içindir ve fazla akımla başa çıkamazlar (genellikle birkaç mA).


Kısa, düşük enerjili geçici olaylar içindir, ancak bu "akıllı" devre tasarımcılarını düzenli diyotlar olarak kullanmaya devam etmez. Örneğin, büyük bir değerli direnç ekleyerek ve koruma diyotlarının ekstra voltajı idare etmesine izin vererek 12V sinyalini 3.3V parçayla arayüzlendirmek.
HJF

11

0.3V düşüş, çipin pimlerini korumak için kullanılan Schottky sıkıştırma diyotlarından gelir. Bu diyotlar tipik olarak her pim ve iki güç rayı arasına bağlanır. Eğer 0,3V'den fazla öne eğimliylerse, keyfi olarak büyük akımlar akabilir.

Diyotlar, hassas MOSFET kapılarını aşırı gerilimden koruyarak, üstlenebilecekleri sınırlı miktarda enerjiyi temsil eden ESD tarafından üretilen geçici akımları emecek şekilde tasarlanmıştır. Ancak bunları düşük empedanslı bir kaynakla sürüyorsanız, bunlara işleyebileceklerinden daha fazla enerji dökeceksiniz.


"Keyfi olarak büyük akımlar" gibi geliyor çip için oldukça zararlı olabilir . Bu durumda, bunların nasıl koruma sağladığı söylenebilir? Sadece GND'den VDD'ye kadar 0,3 V'luk çok sınırlı bir bantta Ayrıca, daha az deneyimli okuyucular için, pimin mantıksal olarak çipin çevresine neye benzeyebileceğine dair küçük bir temsili şeması ekleyerek cevabınız geliştirilebilir.
vicatcu

2
@vicatcu "Rasgele büyük akımlar", (örneğin), 3.3V gücünde bir cihazın girişini 5V veya 12V güç kaynağına veya diğer düşük empedanslı bir kaynağa bağlayacak olmanızdır. Diyotlar, bağlı olabilecek herhangi bir ve tüm rastgele giriş sinyallerine karşı korumak için değil, sınırlı enerjili ESD geçici akımlarına karşı koruma amaçlıdır.
Technophile

sağda, kazabilirim
vicatcu

6

Aslında, Schottky kenetleme diyotları ve VDD + 0.3V aynı kök nedeni için mevcuttur ve bu SCR Kilitlemesidir . Tüm CMOS IC'lerin tasarımı aslında gerçekte bir çift BJT transistör oluşturur. Basitçe p-tipi ve n-tipi silikon substratların ortaya çıkmasıyla ortaya çıkar. VLSI Universe'nin bu resmi iyi gösteriyor:

https://1.bp.blogspot.com/-yUiobLvxMrg/UTvnjjzaXZI/AAAAAAAAABc/lRFG5-yqD3E/s1600/latchup.JPGSCR Kilitleme

İki gerçek BJT transistör, Q2 ve NPN ve bir PNP olan Q1 elde edersiniz. Bir N-kuyusunu ve bir P-kuyusunu paylaşırlar, ancak bu özel düzenleme Silikon Kontrollü Doğrultucu ( SCR ) olarak adlandırılan bir şey oluşturur . Bu zaten arzu edilmez, ancak bu dizinin talihsiz bir yan etkisi. Belirli kurallara uyulması sorun değil.

Tipik bir SCR'nin üç terminali vardır, Anot, Katot ve Kapı. Genel olarak, Katod ile ilgili olarak Anotta pozitif bir voltaj ile kontrol edilmesi gereken bazı cihazlar için ileriye doğru eğimlidir, ancak Kapı etkinleştirilmedikçe SCR herhangi bir akımı bloke edecektir. Kapıyı etkinleştirmek için, bu tasarımda Anot voltajı olacak bir eşik boyunca yükselmelidir. Mandal etkinleştirildiğinde, Kapı düşse bile açık kalacaktır. Anot voltajı sıfıra yakın akıma düşene kadar açık kalacaktır. CMOS IC için, Katot GND yongalarına benzer, Anot VDD ray ve Gates G / Ç Pinleridir. Bu, herhangi bir I / O pimi VDD'nin çok üstüne çıkarsa, mandal etkinleştirir ve VDD ve GND arasında kısa bir akım yaratır ve çok fazla miktarda akıma neden olur ve bu akım, mandalın IC'yi yakmasını sağlar.

Küçük geçici ani yükselmeler için buna karşı korunmaya yardımcı olmak amacıyla, girişi güvenli bölge içinde GND - 0.3V ve VDD + 0.3V'ye sabitlemek için I / O hatlarına Shottky diyotları eklenir. Bu diyotlar sadece az miktarda akım alabilir ve daha sağlam tasarım için yine de harici kelepçeleme gerekebilir.

Daha fazla bilgi için, EEVblog bu konuda güzel bir öğretici yaptı: EEVblog # 16 - CMOS SCR Latchup Tutorial


Ayrıca, girişlerin her çifti, aralarında VDD'ye bağlı olarak aralarında bir PNP transistörü varmış gibi davranan bir parça (bence 74HCxx olduğunu düşünüyorum). Bir giriş zayıf bir şekilde aşağı çekilirken diğeri yaklaşık 100 uA VDD'nin üzerine çekildi. Çip hasarının yeterince küçük bir akımı sorun olmayacaktı, ancak 100uA'nın çoğu bitişik girişe aktı.
supercat

oh ilginç belki bu gerçekten cevaptır ...
vicatcu
Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.