Yüksek hızlı dijital sinyaller için, iz empedansını sinyalin çıkış sürücüsünün çıkış empedansıyla eşleştirmek istersiniz. Birçok sinyal iletim hattı da sonlandırma gerektirir. Bu, yansımaları ve semboller arası etkileşimi azaltır. İzin empedansı öncelikle genişliği ve PCB yığını ile belirlenir, ancak sinyal dönüş yolu da rol oynar. Katmanların değiştirilmesi veya bir sinyalin bölünmüş bir zemin düzlemi boyunca yönlendirilmesi empedans süreksizliklerine neden olur ve bağlantının çalışabileceği maksimum hızı düşürür.
İz uzunluğu eşleştirme gereksinimleri, sinyaller tarafından kullanılan veri yolu protokolünün zamanlama gereksinimleri tarafından yönlendirilecektir. Eb, bir DDR bellek arabirimi, DQ (veri) sinyallerinin DQS (flaş) sinyalinin bu kadar çok piko-saniyesi içinde gelmesini gerektirir. Uyuşmazlığın kaba bir tahmini, iz uzunluğu uyuşmazlığından ve iletim hattının yayılma gecikmesinden hesaplanabilir. Sinyal bütünlüğü mühendisleri, yönlendirme topolojisinin simülasyonlarını ve G / Ç sürücülerinin modellerini çalıştırarak zamanlama eğriliğinin daha hassas analizlerini oluşturur.
Bu konuda harika bir referans Dr. Howard Johnson'ın "Yüksek Hızlı Dijital Tasarım: Kara Büyü El Kitabı" adlı kitabı (http://www.amazon.com/High-Speed-Digital-Design-Handbook/dp/0133957241)
Jason