Herhangi bir harici bileşen (ADC dışında) kullanmadan bir FPGA bir faz kilidi uygulamak için arıyorum. Basitlik için basit bir ikili darbeye kilitleme yeterlidir. Sinyallerin frekansı saatin ~% 0.1-1'i kadardır. Onboard saat PLL'leri kullanamıyorum çünkü bunlar genellikle:
- Yapılandırılamaz (sentez sırasında ayarlanır).
- Jittery.
- İhtiyacım olan frekansı desteklemeyin.
Literatürde sıralama yaptım ve birkaç ikili faz kilitli döngü buldum. En göze çarpan bir "darbe çalmak" tasarımı, eğer isterseniz bir bağlantı gönderebilirsiniz. Biraz başarılı bir şekilde uyguladım ve sentezledim, ancak titreme ve kilit aralığı reklamı yapılan kadar iyi değildi. Harici bir DVCO kullanarak da başarılı oldum, ancak her şeyi çip üzerine uygulayabilirsem tercih ederim.
Dijital devre tasarımı ve hatta doğru yönde bir ipucu yardımcı olacaktır (bir süredir başımı buna karşı vuruyorum), kanıtlanmış bir FPGA uygulaması harika olurdu ama beklenmiyor.
10-27-2010 EKLENDİ
Kullandığım gerçek DPLL tasarımının döngü filtresi olarak "Rastgele Yürüme Filtresi" vardır (daha önce açıklanan "darbe çalma" değil, iyi çalışmayan notlarımdan geçerek), daha sonra saat darbelerini DCO'ya yönlendirir . Kilitleme aralığı DCO'daki ayırıcı ile ayarlanır. Döngünün hassasiyeti, rastgele yürüyüşün uzunluğu değiştirilerek belirlenir.
Bunun bulunduğu bildiri bu yazının sonunda belirtilmiştir. Bir kısmını kendim uyguladıktan sonra, aslında zaten OpenCores üzerinde uygulandığını gördüm, ancak son birkaç ay içinde projenin silindiği, ancak kimse isterse Verilog dosyalarının kaydedildiği ortaya çıktı.
Yamamoto, H .; Mori, S .; , "Yeni Bir Sıralı Filtre Sınıfıyla İkili Sayısallaştırılmış Tüm Dijital Faz Kilitli Döngünün Performansı", İletişim, IEEE İşlemleri, cilt.26, no.1, ss. 35-45, Oca 1978
doi: 10.1109 / TCOM.1978.1093972
URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1093972&isnumber=23895