Birlik kazanımlı opAmp'ta kararlılık sorunu


12

Öğrenci odaklı bir proje için döngü içi donanım testi için kontrollü bir güç kaynağının bir parçası olarak , 1 A'ya kadar kaynak sağlayabilecek bir akım tamponu (voltaj takipçisi) geliştirmem gerekiyordu .

Bu basit devreyi uygulamaya çalışırken (kötü) fikrim vardı:

İlk devre fikri

Geri besleme döngüsü içindeki PMOS bir invertör (daha fazla V_gate, daha az V_out) görevi görür ve bu nedenle döngü, opAmp'ın POZİTİF terminalinde negatif yerine kapanır.

Laboratuarda VREF = 5V ve VIN = 7V ayarladım . Sonra VOUT 5V almalıyım, ama ben bu kontrol dışı çıkış VOUT elde:

Vçıkış

Ve bu kontrol sinyali (MOSFET'in kapısına bağlı opAmp çıkışı)

vg

Farklı VREF, VIN ve Rload'lar altında benzer davranışlar buluyorum. Ayrıca, opAmp çıkışının rayların hiçbirine doygun olmadığını unutmayın.

Benim varsayımım, döngü kazancının opAmp'ı dengede tutmak için çok yüksek olmasıdır.

Kontrol sistemleri ve opamp'larda biraz arka planım var, ancak bu durumu çözmek için nasıl uygulanacağını bilmiyorum ...

Döngüyü stabilize etmek için bazı faz kaydırma ağı uygulamak mümkün müdür?

Hem "hızlı kesmek" hem de eğitimsel cevapları takdir ediyorum!


1
Breadboarding aşamasındayken, opAmp çıkışı ve mosfet kapısı arasında paralel bir RC kullanarak stabilite elde ettim:! [ İ.stack.imgur.com / 5OJ0W.png] Problemi breadboard'da tamamen çözdü (körü körüne, ben bir uygulama notunda benzer bir telafi devresi gördüm ve işe yaradı). Ama şimdi PCB taşınmış olduğunu, sonuç oldukça kötü:! [ İ.stack.imgur.com/GnoSz.png]
svilches

2
Cevabımı görün, nerede yanlış yaptığınızı açıklıyor - Tüm büyük op-amp şirketlerindeki iyi halk, her türlü geri bildirim rejimiyle makul derecede kararlı op-amp'ler tasarlıyor. Şimdi, 100 saniyelik bir voltaj kazanma aşaması eklediniz ve boşaltma noktasından geri besleme noktasını aldığınızda ve salınım olmadan çalışmasını beklediğinizde op-amp'in sabit kalmasını beklediniz!
Andy aka

Tüm içgörü için teşekkürler! Çok fazla gelişme göstermeden önerdiğiniz stabilizasyon yönteminin birkaçını denedim. Görünüşe göre MOSFET, döngüye çok fazla kazanç sağlayarak stabilizasyonu oldukça zorlaştırıyor. @Andy aka (kaynak takipçisi) devresini denedim ve breadboard'da tamamen kararlı. Yarın PCB'de test edeceğim. Kaynak takip yapılandırmasının tek dezavantajı, benim uygulama (6V, 0.5A çıkışı) için 12 V rayı (MOSFET'in dağılmasını artıran) ihtiyacım var
svilches

Yanıtlar:


11

Bu gerçekten basit - N kanallı bir FET kullanın ve kaynak takipçisi olarak kullanın. Bir BJT bile kullanabilirsiniz. Aşağıdakilerden biri 3k3 geribildirimi ve 1k--Vin'den toprağa bağlı olarak kazanmıştır. Kazanç istemiyorsanız çıkışı doğrudan -Vin'e bağlayın ve 1k'yi atlayın.

resim açıklamasını buraya girin

Bir op-amplifikatörün çıkışındaki bir birlik kazanım tamponu, ya bir verici ya da bir kaynak takipçisidir. Bu kadar basit - yayıcıdan / kaynaktan geribildirim, op-amp'in evirici girişine geri dönüyor.

Buna ek olarak, kaynak / verici voltajı op-amper çıkış sinyalini "takip ettiğinden", kapı / taban yükleme etkileri minimum düzeydedir, bu nedenle bir MOSFET kullanırken kapı kapasitansı hakkında endişelenmenize gerek yoktur.

Analog Devices veya TI veya LT MAXIM - - Bu mantıklı düşünün pazarlama ekibi vardır değil bir sabah uyanmak ve tasarımcılara diyecek - birini neden bir kazanç katı eklemenizi sağlar bir op-amp tasarım olamaz ve istikrarlı olmasını bekliyoruz. Öyle olsalardı, tasarımcılar op-amp'in performansını sabit tutmak için azaltmak zorunda kalacaklarını söyleyeceklerdi - bu op-amp, piyasada mantıklı yolu kullanan tüm op-amp'lere karşı nasıl rekabet edecekti? ve iyi olduklarını inşa etmeye devam edin.


Andy, gönderdiğin devre benimkine çok benziyor ... bu yüzden sanırım, bir MOSFET ile birlikte kullanıldığında aynı problemler olacak, yanılıyor muyum?
svilches

2
Kesinlikle eşdeğer DEĞİLDİR - Tamam benim devrem bir BJT kullanıyor, ancak bunun yerine bir FET kullansaydı, + 15V'ye tahliye ve kaynak yük direncine sahip N kanal tipi olurdu. Geri bildirim ayrıca benimki evirici girdidir. Bu devre cevabımdaki nedenlerden dolayı çalışıyor. Tabii, 1. bakışta benzer görünüyor ama tekrar inceleyin ve söylediklerimi dinleyin lütfen.
Andy aka

@Andyaka Orijinal devrenin küçük bir avantajı vardır ve R14'te VREF voltajını üretmek için op-amp'in aslında bu voltajı çıkarmak zorunda değildir. PMOSFET'i yeterli bir şekilde açması gerekir, böylece voltaj R14'te üretilir. Ancak verici / kaynak takipçinizle, op-amp'in temel olarak çıkış voltajını üretmesi gerekir.
Kaz

@Andyaka Ancak, elbette, devre birlik kazancı olduğundan, avantaj o kadar da iyi değildir çünkü - giriş VREF'e yönlendirilir. Ama diyelim ki değişti, böylece kazanç var. Ardından, op-amp girişini bir raya yakın sürmeden veya çıkışına sürmeden, raya yakın bir çıkış voltajı elde edebiliriz. Sadece bir düşünce. Yükün üst tarafını kontrol etmek için PMOS veya PNP kullanmak o kadar da kötü bir fikir değildir.
Kaz

@Andy aka Şimdi anladım, üzgünüm! Kaynak takipçisi ile döngüde artış olmaz. Dahası, Cgs önemli değil çünkü Vgs küçüktür. Başlangıçta bu yapılandırmayı seçmeliydim, bunu değiştirmek için PCB'yi sabitlemek oldukça korkunç olacak
svilches

12

Açık amp kazancınız, faz kaymasının 180 ° olduğu bir frekansta 1'den büyük olduğu için op amp'iniz salınıyor.

Devrenizdeki op amp neredeyse tamamen kapasitif bir yük kullanıyor - MOSFET'in kapısı.

Bunu iyi yerleştirilmiş bir direnç veya bir kondansatör kullanarak düzeltmenin birçok olası yolu vardır. Bir seri direnç veya paralel bir RC şönt veya bir geri besleme RC çifti kullanmak en iyisi olabilir - hepsi söz konusu devreye bağlıdır.

resim açıklamasını buraya girin

Bununla ilgili daha fazla bilgi için Analog Devices tarafından hazırlanan bu mükemmel makaleye bakın .


Gerçekten de bu doğru cevap. Ve daha ayrıntılı bir tartışma [burada] electronics.stackexchange.com/questions/146531/…
Fizz

Oh, inek, opamp'a olumlu geribildirim veriyor. Tabii ki ne olursa olsun salınacaktır. Andy haklı. Bu aslında bir acemi hatası ve herkes [çok] zor sorunu tedavi ediyordu.
Fizz

Lütfen "Analog Devices" bağlantısını güncelleyebilir misiniz veya makaleyi Google'a gönderebileceğimiz hakkında daha fazla açıklama verir misiniz?
Mehrad

8

NOT: Bu yazı, derinlik ve netlik eklemek için kapsamlı bir şekilde düzenlenmiştir. Orijinal yanıtı oluştururken, bazı şeyleri kısa tutmak için dahil edilmeyen birçok ayrıntı düşünülmüştür. Burada cilt, yüzeyin altında neler olduğunu göstermek ve madde eklemek için teşhis ve çözüm sürecinden koparılır. Bunu bir çeşit analiz günlüğü olarak düşünün. Eski metnin içine ve arkasına ayrıntı ekleyerek saydam düzenlemeler için orijinal yanıtı sağlam bırakıyorum.

Ciss


Teşhis hakkında editör yorumu:

Bu 20kHz kutup nereden geliyor?

CgsR14Rg

Fp12πR14CgdgfsRg12π(1000)(150pF)(5)(10)

CgdgfsR14). En iyi durumda, 20kHz'de (LM358 -90, IRF9530 -180-45 = -315 derece) 45 derece faz marjı beklediğinizi görmek için döngü faz kaymasını hızlı bir şekilde yapın. Zaten, 20kHz'de, faz marjı en iyi döngüde görmek istediğiniz minimumdur, 45 derecedir ve muhtemelen bundan daha azdır. Tamam, şimdiye kadar bu toplam bir SWAG. Bilimsel bir hesap makinesini çoğaltmak ve bölmek için kullandığımdan beri bilimsel ve IRF9530 için veri sayfasına henüz bakmadığım ve LM358 Zo'nin belleğimi yenilemediğim için vahşi bir tahmin. OPs devresi için olası sorun kaynağının hızlı bir göstergesini verir.

Durumu iyileştirmek için en basit fikirleri aramak:

İlk önce orijinal devre için basit bir çözüm sağlamaya çalıştı ve bu da aşağıdaki iki madde işaretli ifadeyle sonuçlandı. Her ikisi de anlamlı bir fark yaratacak kadar ileri götürülemeyen yara bandı yaklaşımlarıdır. Buradaki ders (zaten bilmeliyim) hiçbir zaman yara bandı çözümleri sunmak değildir, çünkü değerli değildir. Elbette orijinal yaklaşımı düzeltmenin yolları vardır, ancak bunlar daha temel ve karmaşıktır.

Vth

Devre hakkında birkaç not önerdim:

  • Kapı ile seri R1 sadece bir kolaylık. Bunun gibi devrelerde, sorun giderme veya test için geçidi izole etmek çok yaygındır. Direnç açmak 5 saniyelik bir işlemdir. Bir TO-220'nin kablosunu kaldırmak çok daha az uygundur, birkaç kez daha fazlasını yapın ve hatta bir pedi bile kaldırabilirsiniz. Yüzeye montaj parçası kullanıyorsanız, direnç olmadan FET'i çıkarmanız gerekecektir.

  • R15 için 1kOhm'luk bir direnç gösteriyorum. Gerçekten de, LM358'in çıkış empedansı göz önüne alındığında, 10kOhm'dan daha az bir şey kullanmam ... ve hatta 50kOhm'a kadar çıkabilir.


Deneyebilirsiniz:

  • Amplifikatör çıkışına bir emitör takip tamponu ekleyerek amplifikatörün çıkış empedansını (çok) azaltmak.
  • Ciss

Amplifikatörün + girişi negatif geri besleme noktası olarak kullanıldığından karmaşık şeyler vardır. Normalde OpAmp'ı OpAmp çıkışından girişe geri besleme kondansatörüne sahip bir entegratör olarak kullanmak istersiniz. Bu şekilde, FET kapasitansının neden olduğu faz kaybının önemsiz veya telafi edilebilmesi için amplifikatör geçiş noktasını kontrol edebilirsiniz.

Böyle bir şeyle başlayabilirsiniz:

resim açıklamasını buraya girin

C10 için, amplifikatör kazancının kararlılık için 1kHz veya daha düşük sıfır kazancını geçmesine neden olan bir değer seçin. Bir FET kullanarak, çıkıştaki herhangi bir yük ile yaklaşık 3V'den fazla elde edemezsiniz. Bu durumda bir BJT veya daha yüksek Vin kullanmaya bakmanız gerekir.


Kaynak takipçisinin çözümü hakkında editör yorumu:

Temel bir tasarım çözümünü şöyle düşündüm.

Devreleriyle hangi çilelerin yapmaya çalıştığı hakkında ne biliyoruz? 1 amperlik bir yüke kadar 5V'a kadar sağlamak için 7V kullanmak istiyor ve çıkış voltajının bir kontrol voltajı izlemesini istiyor (referans voltajı çağırıyor). Temel olarak, döngü hatası telafisi için LM358 opamp kullanarak doğrusal ayarlanabilir bir güç kaynağı istiyor ve sadece 2 volt kafa odası var (bu LM358 için bir sorun olacak).

Referansı ne tür bir modülasyonun kontrol edeceğini bilmiyoruz. Bir rampa mı, sinüs mü, yoksa darbe veya adım modülasyonu mu olacak? Adım en kötüsüdür, ancak plan yapıyorsanız o kadar büyük bir anlaşma değildir, bu nedenle referans girdisinin adım adım hareket ettiğini düşünün.

Co

İki temel yol:

Ortak kaynak devresini kararlı olarak telafi edin veya bir kaynak takip devresine geçin. İlk seçeneğin çok fazla değeri var, ama daha karmaşık ve en hızlı ve en az karmaşık çözümü arıyordum. İkinci seçenek, kaynak takipçisi daha kısıtlı olduğu için daha basit bir tasarımdır. Kısıtlı olarak, akımı tamponlayan ve voltaj kazancı olan bir geçiş elemanından akımı tamponlayan ve (parazit elemanlar tarafından tanımlanan özel durumlar hariç) birlik voltaj kazancı olan bir elemandan değiştirmek kastediyorum. Ortak kaynak devresinin avantajı, bir kaynak takip amplifikatörü ile kaybettiğiniz düşük düşmeli bir çözüm olmasıdır. Yani, başlamak için basit bir yer kaynak takipçisi.

Burada bir kaynak takipçisi güç aşaması kullanma sorunları:

  • VthVdsgfsCgd
  • VgsβVce2V. Bu P kanalı güç aşaması her zaman daha iyi görünüyor, ancak kaynak takipçisiyle devam edeceğiz. LM358 hakkında yan not: Ulusal Yarıiletken, bu amplifikatörü en az 3 LM124 (dörtlü) LM158 (bir çift) ve LM611 (referanslı tek bir) ürün hattına koyacak kadar sevdi. LM124 ve LM158 için veri sayfaları crossover yakınındaki performans hakkında çok net değil, ancak LM611 veri sayfası harika ... özellikle bkz. Şekil 29, 30, 35 ve 36. Oh, ve LM611 veri sayfasındayken, OpAmp'ın çevresinde entegratör kapakları olan örnek devrelere bakın.

Vth

VdsgfsCgdCgsCgd

Cgd

Kazanç 20dB / on yılda düştüğünde, en yakın basit kutup on yıl uzakta ise 90 derecedir. Basit bir direk, direğin 45 derecelik kayması ile ortalanmış 2 yıl boyunca 90 derece faz kaymasına neden olur.

Cgdetkin kutup frekansını yaklaşık 1,5 oktav geri itecek 150pF'dir (gerçekten 1,6 oktav, ancak neden 0,1 oktavın üzerinde tartışmalıdır). 1.5 oktav yaklaşık 20 derece faz kaymasına değer, bu yüzden şimdi amplifikatörün sadece 25 derece faz marjı var. 45 derece faz marjı 1.3'ün aşılması ile sonuçlanırsa, 25 derece faz marjı ile ne kadar aşma beklenir?

Burada bir birlik kazancı birlik geri besleme amplifikatörü için açık döngü faz marjına karşı adım aşımının bir grafiği.

resim açıklamasını buraya girin

Arsadaki 25 derecelik faz marjını bulun ve yaklaşık 2.3'lük bir aşma ile eşleştiğini görün. Bir IRF520 kullanan bu kaynak takip devresi için, referans voltajında ​​100mV'lik bir adım girişinin 100mV yanıtının üstünde 230mV aşmasına neden olmasını beklersiniz. Bu aşma, yaklaşık 500kHz'de uzun bir süre çalmaya başlayacaktır. Çıkıştaki akım darbesi, büyük aşma ve ardından yaklaşık 500kHz'de çalma gibi benzer bir etkiye sahip olacaktır. Bu, çoğu insan için kabul edilemez derecede berbat bir performans olacaktır.

Tüm bu zil sesleri nasıl azaltılabilir? Faz marjını artırın. Faz marjını artırmanın en kolay yolu, birlik geri besleme döngüsünün içindeki amplifikatörün etrafına bir entegratör kapağı eklemektir. 60 dereceden fazla faz marjı zil sesini ortadan kaldıracaktır ve Opamp kazancını yaklaşık 6dB azaltarak bunu elde edebilirsiniz.

Muhtemel Bir Senaryo

VdsCgs. Opamp çıkışındaki kapasitif yük 150pF'den 500pF'ye doğru artmaya başlayacaktır. Kaynakta kapasitans eklenmiş zil sesi daha da kötüleşecektir. Kullanıcı da bundan hoşlanmayacak ve kaynağı yüklemek için daha fazla kapasitans deneyecektir. Kaynaktaki kapasitans 1 uF'a ulaştığında, devre büyük olasılıkla çalmayacaktır ... salınacaktır.

Devrenin çıkışına kapasitans eklenmesini beklediğim için, döngü kazancını 20dB kadar azaltmak için entegratör kapağını boyutlandırırdım.


Sorunun önerilmesi için -1 hala kapı kapasitansı ile ilgilidir. Cevabımı oku. Önerdiğiniz devre önerdiğim devre ama kaynak takipçisi olduğu için kaynak kapıyı takip ediyor ve bu nedenle kapı kapasitansı artık sorun değil. Bir kaynak takipçisi birlik kazancı olduğundan ve çok az faz kayması eklediğinden, entegrasyon başlığını ve R1'i eklemek anlamsızdır. Ayrıca 60kHz'e yakın salınımlıdır.
Andy aka

1
@Andyaka, önerilen başlangıç ​​noktası devresime yol açan detayları dışarıda bırakarak cevabımdan memnun değildim. Böylece, düzenlemeler yaptım, işleri netleştirmek için ayrıntı ekledim. Aktarmaya çalıştığım şeyi takip edememek benim hatamdı. 4 puan veya endişeniz var: 1) Başlangıç ​​noktası devrem, önerdiğiniz ile aynı. 2) Devremdeki ek parçalar (yani entegratör kapağı) anlamsız. 3) Geçiş öğesi bir kaynak takipçisi olduğundan FET Ciss endişe vermez. 4) OP ortak kaynak devresi ~ 60kHz'de salınmıştır.
gsills

2
Devam ediyor: Kısa bir yanıt, noktalar 1) ve 2) çelişkilidir, içinde aynı devre veya benzer ama farklı bir devredir, çünkü içinde ekstra şeyler (entegratör kapağı) vardır. İyi performans için çok önemli olan ekstra şeyler ile farklı bir devre olduğunu söyleyebilirim. Tabii ki, bu nokta 3) menteşesine dayanır, ki bu da (düzenlemelere bakınız). Nokta 4) hakkında, tamam, tam olarak ... 20kHz'de bir kutbun faz kaybı oranı göz önüne alındığında ~ 60kHz'de kararlılığı etkilemesi beklenir.
gsills

@gsills Ben çok düşük PM, durdurma olmadan halkalar benzer bir devre (kaynak takipçisi) yaptık. Seninki gibi bir tazminat yaptım, başka bir yerde önerdim. Geçidin 1 / (2pi * C10 * (R15 + R14)) değerine düşürüldüğünü söylemenin doğru olup olmadığını sorabilir miyim? Eğer iyi anlarsam ve xover doğruysa, fikir BW'yi salınım frekansından daha düşük tutmaktır. Dahası, xover'in BW olduğunu varsayacağım. Daha sonra, elde edilen gerçek BW'yi görmek için aşma ve yükselme sürelerini analiz etmeliyim.
thexeno

3

Sorunun kapasitif yük (MOSFET'in kapısı) olduğu varsayıldığında, bazı fikirler:

  1. Ses amplifikatörlerinde, kapasitif yüklere karşı savunma için klasik yaklaşım, genellikle bir dirençle seri olarak bir çıkış indüktörünün dahil edilmesidir. Akılda tutulması gereken bir fikir: indüktörleri kapasitanslardan izole etmenin bir yolu olarak unutmayın.

  2. Doğrusal voltaj regülatörlerinin veri sayfalarının her zaman çıkışta bir bypass kondansatörü önerdiğini hiç fark ettiniz mi? Bu kapasitif bir yüke yardımcı olur. Bir paradoks gibi görünse de, bunun nedeni, kasıtlı olarak ekilen kapasitörün, yükün küçük kapasitansını azaltan ve böylece daha düşük bir frekansta baskın bir kutup oluşturan daha yüksek bir kapasitansa sahip olmasıdır. Op-amp çıkışından toprağa 0.1uF ila 1uF arasında bir kapasitör deneyin.

  3. Negatif geri besleme için + girişini kullandığınız için, bu devrede Miller telafisini daha yerel bir negatif geri besleme döngüsü şeklinde eklemek için büyük bir fırsat vardır: bunun yerine op-amp'in çıkışından - girişine bağlı bir kapasitör topraklama.

  4. Çıktı aşamanız ortak kaynaktır ve dolayısıyla kazancı vardır! Op-amp'de zaten açık döngü kazancı var ve döngüye daha fazlasını ekliyorsunuz. Daha fazla kazanç sağlamayan bir çıkış aşamasını düşünün: Andy Aka'nın cevabına bakın.


2

Not: Aşağıdaki paragraf, fikrinizin bazı ince ayarlar ve birçok üründe, özellikle PMOS LDO'larla çalışabileceği (ve çalışabileceği) açısından biraz yanlıştır; sonraki materyale bakınız. Yine de bu paragrafı burada bırakıyorum çünkü LvW cevapladı.

Kapasitif yük, doğru bir kurulum devresinde bile başa çıkmak için zor bir problemdir, ancak devrenizde [çizildiği gibi] opamp'a olumlu geri bildirim sağlıyorsunuz! Bu, simülasyonda bile deli gibi salınacaktır ... aynı öngörülen 5Vpp ile. Evet, salınım şekli simülasyonda biraz farklı, ama ne bekliyorsunuz ... parazit yok ve LM358'in oldukça basit bir SPICE modeli var.

resim açıklamasını buraya girin


@LvW: Tam olarak ne olduğu hakkında biraz daha düşünmem gerekiyor, ancak Vgate ile birlikte güncellenmiş grafiği de görüyorum. Açıkçası asla 5V'ye ulaşmaz, bu nedenle opamp bu tasarımın yaptığı gibi asla gerçek olumsuz geri bildirim görmez. Yani opamp temelde bir karşılaştırıcı gibi çalışır. Bu iki sinyal arasında bir miktar faz kayması da var, ancak salınımın nedeni olduğuna ikna olmadım, daha ziyade "tasarım gereği" Kapıya bazı büyük (1K, hatta 10K) direnç eklemeyi denedim ve hala aynı salınım yapıyor.

resim açıklamasını buraya girin


Temelde yapmaya çalıştığınız şey bir PMOS LDO tasarlamak ! Ama bunu oldukça yanlış yapıyorsun. Sağ ish boyutunda ve ESR'nin bir baypas kapağı ile telafi etmeniz gerekir! Ayrıca, bir PMOS LDO geri beslemeyi bir voltaj bölücü aracılığıyla alacaktır. İşte amatör LDO tasarımım:

resim açıklamasını buraya girin

PMOS LDO'larda her zaman olduğu gibi, çıkış kapağı ESR kritiktir ve belirli bir bantta olması gerekir. Örneğin, eğer indirirsem ne olur bakalım; salınmaya başlar:

resim açıklamasını buraya girin

ESR çok yüksekse, yine başınız belaya girer; bu yük için güvenli bandın diğer tarafında salınmadan önce oldukça yüksek olması gerekir:

resim açıklamasını buraya girin

Aslında, içerideki tek kritik unsur bu tazminat sınırıdır. 0.1ohm ESR'li 10 uF'luk bir frekans, 1K ila 5 ohm arasında oldukça büyük bir yük aralığı için çalışıyor gibi görünüyor (bu da size istediğiniz 1A çıkışını verecektir):

resim açıklamasını buraya girin

Elbette bu kapaktan bazı bant genişliği sınırlamaları elde edersiniz.


Olumlu geribildirim? Bence, FET özellikleri tersine çeviren ortak bir kaynak aşaması gibi davranıyor, değil mi?
LvW

@LvW: güncellenmiş grafik ve paragrafa bakın.
Fizz

@LvW: Anladım. Bu korkunç bir fikir değildi, ancak belirli bir PMOS LDO tekerleğini yeniden icat ediyordu ve çok iyi yapmıyordu.
Fizz

1

Opamp'ınız muhtemelen kapasitif bir yük (kapı kapasitansı) kullandığınız için sabit değil. C10'u çıkarın ve R15 değerini onlarca ohm'a indirin. Farklı bir opamp kullanmayı da deneyebilirsiniz. LM358'in veri sayfası şöyle diyor:

Doğrudan amplifikatörün çıkışına uygulanan kapasitif yükler, döngü kararlılık marjını azaltır. 50 pF'lik değerler en kötü durumdaki evirmeyen birlik kazancı bağlantısı kullanılarak sağlanabilir. Amplifikatör tarafından daha büyük yük kapasitansının kullanılması gerekiyorsa, büyük kapalı döngü kazançları veya dirençli izolasyon kullanılmalıdır.

IRF9530'un giriş kapasitesi 500pF'dir, bu nedenle opamp çıkışı ile MOSFET kapısı arasında kesinlikle küçük bir direnç koymanız gerekir.


Sözde, opamp çıkışı ile mosfet arasındaki direnç arttıkça, sistem daha kararlı hale gelir, değil mi? İyi bir sonuç vermeden farklı R15 (
500K'ya

Devreyi stabilize etmenin başka bir yolu var mı? Belki direnci döngünün yanlış kısmına yerleştiriyorum ...
svilches
Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.