Kaynak empedansının sonlandırılmasının önemi nedir?

Böyle bir devre verildiğinde:

^{bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik}

R1'in önemi nedir? BUF1'in çıkış empedansını iletim hattının empedansına eşit hale getirmesi tahmin edilebilir, ancak bu neden önemlidir? R1 atlanırsa ne olur? Diğer tarafta olan şey bunu nasıl etkiler? Belki uyumlu bir yük, açık veya kısa. Belki de içinde süreksizlikleri olan bir iletim hattıdır.

Fikir, sinyallerin sonlu bir hızda yayılmasıdır, yani belirli bir sinyalin tiletim hattının bir ucundan diğer hattına ulaşması zaman alır . Kablo ayrıca, birim uzunluk başına karakteristik bir empedansla (kayıpsız olduğu varsayılarak) yaklaştırılabilen bazı içsel kapasitans / endüktansa sahiptir:

Bu, sinyal değiştiğinde başlangıçta kaynak tarafından karşılaşılan empedanstır, sinyal seviyesi R1 ve Z0 arasında bir voltaj bölücü devresi gibi davranır:

Sinyal kablonun sonuna doğru ilerlediğinde, sinyal enerjisinin içine atılacak hiçbir şey olmadığını fark edecektir. Sinyal bir yere gitmelidir, bu yüzden uzak uçtan seker ve kaynağa geri döner. Bu kaynak ulaştığında, kaynak voltajı iki katına çıkarır olacaktır $V_s$ kaynağına R1 üzerinden geri akar.

Eğer $R_1$ = $Z_0$ , $V_S = V_{in}$ daha fazla enerji içine enjekte edilen ya da hattan absorbe edilebilir, çünkü tüm iletim hattı kararlı hale gelmiştir. Bu idealdir, çünkü çizgi sabit duruma ulaşmıştır ~2t(hedefe ulaşmak için bir t ve kaynağa geri dönmek için bir t).

Eğer $R_1$ çok büyük, $V_S$ hala daha büyük olacaktır $V_{in}$ , böylece kaynak aktarım hattına enerji dökümü devam edecek ve transmisyon hat gerilimi yavaşça ileri / geri sinyal sıçramalar olarak adım olacaktır.

Eğer $R_1$ çok küçük, $V_S$ sinyali geri döndüğünde sınırını aşar. Bu durumda, kaynak çizgiye pompalanan fazla enerjiyi emmeye çalıştığı için düşen bir kenar dalgası çizgide yayılır ve tekrar kararlı duruma ulaşılana kadar voltaj ileri geri sıçrar.

Son 2 durumda, hedef voltaj belirli bir dijital mantık seviyesinin üzerinde / altında birkaç kez sıçrayabilir, böylece alıcı sonuç olarak yanlış veri bitleri alabilir. Bu, kaynağa potansiyel olarak zarar verebilir, çünkü yansıyan sinyal yükselebilir, kaynak üzerinde aşırı baskıya neden olabilir.

Şimdi diğer tarafa bir direnç $R_2$ gibi bir şey bağlarsak ne olur ?

$R_2 = Z_0$

$R_2$

$R_1 = Z_0$$R_2 = Z_0$$R_1 = R_2 = Z_0$

Kaynak sonlandırmayı gösteren çevrimiçi bir iletim hattı simülatörü yazdım . İletim hattı boyunca bu sinyal yayılım dalgalarını görselleştirmek için yararlı buldum. Yeterince büyük bir R2 seçin ve sahip olduğunuz gibi bir açıklığa yaklaşabilirsiniz. Bu sadece kayıpsız iletim hatlarını modeller, ancak genellikle yeterince doğrudur.

Sinyal bütünlüğü açısından (alıcı tarafındaki adım yanıtı ile ölçülür) üç konfigürasyon aynıdır (Zsource - Zload):

1) 50 Ohm - sonsuzluk (kaynak sonlandırma)
2) 0 Ohm - 50 Ohm (yük sonlandırma)
3) 50 Ohm - 50 Ohm (her iki uçta sonlandırma)

Bununla birlikte, 3. varyantta genlikte% 50'lik bir azalma vardır. Bu nedenle, pratik açıdan, zorlayıcı bir neden olmadığı sürece 3. seçenekten kaçınılmalıdır.

Feragatname: bu, alıcı kaynağı arasında tek telli noktadan noktaya ideal kablo tek yönlü iletişimi kapsar. Yolda bir kavşak varsa, çift sonlandırma kullanmak mantıklı olabilir - bunu düşünmedim.

Tamam, neler olup bittiğinin uzun ama aşırı genelleştirilmiş açıklaması ...

İletim hattının (iz) olarak empedansı 50 ohm'dur, yani sinyal kablodan geçerken sürücüye 50 ohm'luk bir yük gibi görünür. İzin sonuna geldiğinde, geri yansıtır ve iz parçalarının geçici olarak olması gerekenden çok daha yüksek / daha düşük bir voltaja ulaşmasına neden olur. Buna aşma ve aşma diyoruz.

50 ohm kaynak direnci ile, direnç artı 50 ohm iz bir voltaj bölücü oluşturur (bölme 2). Sinyal sona ermeden hemen önce, o konumdaki sinyal gerekli genliğin% 50'sidir. Sinyal sona erdikten hemen sonra, yansıma% 50 orijinal sinyal ile birleşir ve mükemmel% 100 genlik sinyaliyle sonuçlanır. Yansıma, emildiği kaynak direncine geri döner.

İzin en ucunda bulunan bir alıcı çoğunlukla mükemmel bir sinyal kenarı görecektir. Ancak, direncin ortasında veya yakınında bir alıcı önce% 50 ve sonra% 100 sinyal görecektir. Bu nedenle, kaynak sonlandırma yalnızca tek bir alıcı olduğunda ve bu alıcının izin sonunda bulunması gerektiğinde kullanılır.

Direnç, tel / iz / kablonun empedansına uymuyorsa, voltaj bölücü% 50 değildir - bu, kusurlu bir eşleşmeye neden olur ve yansıma sorunlara neden olabilir.

R1, iletim hattının doğru bir şekilde sonlandırılması koşuluyla önemli değildir. Bunun gibi hatlar çok sürüyorum ve iletim hattının uzak ucunda iyi bir resepsiyon alıyorum ama doğru bir şekilde sonlandırılmalıdır.