RS-232 spesifikasyonunda, durdurma bitleri 1, 1,5 veya 2 durdurma bitleri olabilir ... Acaba yarım bit olması nasıl mümkün olabilir?
Ayrıca bazı ADC matematiği IC özelliklerinde / veri sayfasında 0.5bit hassasiyet kullanır. Biri bu konuda ayrıntılı bilgi verebilir mi?
Yanıtlar:
Acaba yarım taneye sahip olmak nasıl mümkün olabilir?
UART tabanlı asenkron seri haberleşmelerde (RS232'nin bir örneğidir), bir seri veri baytı bir başlangıç biti ve bir durma biti (bitleri) içine "eklenir". Durdurma bitinin ardından bir sonraki veri baytından önce bir boşluk vardır ve bu boşluk durdurma bit (ler) ini genişletiyor olarak kabul edilebilir: -
Bir çok seri veri iletimi, bir durak biti kullanır, çünkü alıcı zaman içinde baytları işleyebilir, ancak bazen durma bitlerinin sayısını artırarak veri baytları arasındaki boşluğu genişletmek yararlı olabilir. Hem UART gönderme hem de alma işlemi çok daha yüksek bir iç saat hızına sahip olduğundan, kesirli bir bit uzunluğu üretmek kolaydır.
Bir ADC için bir çizim ekledim: -
Mavi çizgi, doğrusal olarak yükselen bir analog giriş voltajını temsil eder ve merdiven, ADC'den gelen bu analog voltajı temsil etmeye çalışan dijital sayıdır. Ortada teorik olarak maksimum hatanın ne olacağını kırmızı renkte gösterdim - 0.5 bit'e eşdeğer olması sürpriz değil.
Bahsettiğiniz her iki durumda da, bir yerde bir analog miktar söz konusudur.
RS-232 durumunda, “durdurma bitleri” sayısı bir süreyi ifade eder , bu nedenle 1,5 durdurma bitleri verilen hızda bir bitin süresinin 1.5 katı anlamına gelir.
ADC durumunda, 0,5bit hassasiyet , dönüştürülen analog miktarı ifade eder , bu yüzden 0,5 bit, esasen dijital sonucun, mümkün olan en yakın dijital gösterime doğru yuvarlanmış analog miktarı temsil etmesi garanti edileceği anlamına gelir.