Bir sinyale kontrollü miktarda titreşim nasıl eklenir

Arka fon

Dijital bir saat ve veri kurtarma devresi geliştiriyorum ve şimdi tasarımın sınırlarını test etmeye ve potansiyel güçlü ve zayıf noktaları bulmaya odaklanarak değerlendirme aşamasına giriyorum. Bu özel tasarımın önemli bir ölçüsü, asenkron giriş sinyalindeki titreşime toleranstır. Bu metriği değerlendirmek için aşağıdaki gibi bir test kurulumum var.

^{bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik}

Sorun

Test sonuçlarının anlamlı olmasını sağlamak için, titreşimin aşağıdaki özelliklere sahip olması arzu edilir:

• Rastgele veya sahte rastgele
• Gauss dağılımı
• Gürültünün standart sapması parametrelendirilir ve süpürülebilir (yukarıdaki JITTER CONTROL)

Bu başarılması kolay bir şey gibi görünmüyor. Bir test düzeneğine kontrollü miktarda titreşim enjekte etmenin nispeten basit bir yolu var mı?

Şimdiye kadar sahip olduğum şey

Bazı düşünce ve araştırmalar yaptım ve bunu donanımda uygulamak için iki potansiyel yolum var.

1. Test devresi iletim saati DUT'dan önemli ölçüde yüksekse, çıkış aşırı örneklenebilir. Daha sonra, ayrı miktarda titreşim enjekte etmek için çıkışa ilave örnekler eklenebilir veya çıktıdan çıkarılabilir. Bu titreşim, nicemleme gürültüsü nedeniyle mükemmel bir gauss olmayacaktır. Ancak, test devresinin iletim verilerinin aşırı örnekleme oranı yeterince yüksekse, bu endişe azaltılabilir.
2. Kubicek ve ark. (aşağıda), istenen efekti elde etmek için değişken zayıflatıcılı bir optik iletim kullanır. Bunun neden yukarıdakilere ulaşacağı hiç açık değil, ancak bir spektrum analizörü amaçlandığı gibi çalışıp çalışmadığını belirleyebilmelidir.

Sorumun tasarım ve test kurulumu ile ilgili birçok ayrıntıyı atladığını anlıyorum. Bunu mümkün olduğunca kavramsal ve genel tutmak istediğim için kasıtlı. Bunun kalıcı referans değere sahip bir yazı oluşturmak adına tasarıma özgü bir yazı haline gelmesini önlemek istiyorum.

Açık bir cevap, bir VCO'nun kontrol girişine kontrollü miktarda gürültü eklemek için bir dijital sinyal üreteci kullanmaktır.

Bu gürültü sinyalinin normalde titreşimle ilişkilendirdiğiniz faz hatası yerine anlık bir frekans hatasını temsil edeceğini unutmayın, bu nedenle uygun şekilde entegre edin / farklılaştırın.

Bir test üreticisinden gelen temiz bir sinyale ayrı bir devre ekleme titreşimi gösterirsiniz. VCO, bu ayrı devrede bir PLL'nin parçası olabilir. PLL, ortalama çıkış frekansını giriş frekansı ile aynı tutacaktır, ancak geri besleme döngüsü titreşim frekansında minimum kazanca sahip olduğu sürece eklenen titreşim üzerinde minimum etkiye sahip olacaktır.

Tepeden tepeye bir titreşimin birim aralığının bir kısmından fazlasını oluşturmak istiyorsanız, test verilerini tutmak için bir tür elastik bir depoya (FIFO) ihtiyacınız olacaktır. Verileri ilk etapta oluşturmak için sadece titreşimli saati kullanmak daha kolay olabilir.

Kubicek ve ark. istenen etkiyi elde etmek için değişken zayıflatıcılı bir optik iletim kullanır. Bunun neden yukarıdakilere ulaşacağı hiç açık değil

Zımni sorunuz "kontrollü rastgele titreşim yaratmak için Şekil 5'te neler oluyor?"

İlk olarak, her optik alıcının alınan sinyale gürültü getirdiğini anlayın. Bu gürültü, gaussian rastgele akım gürültüsü olarak oldukça doğru bir şekilde modellenmiştir. Alıcının trans-empedans amplifikatörü (TIA) kademesi doğal olarak mevcut gürültüyü voltaj gürültüsüne dönüştürür. Fotodiyot / TIA çıkışı, optik giriş sinyali ile orantılı olarak analog bir sinyaldir, ayrıca az önce bahsettiğimiz gürültü.

Çizimde gizli olan, TIA çıkışından dijital mantık seviyeleri elde etmek için bir sınırlama amplifikatörüdür. Sanırım bu, çizilmiş devrede fan çıkışı tamponunda oluyor. Gürültülü bir girişe bir sınırlayıcı amplifikatör uyguladığınızda, yükselen ve düşen kenarların karar eşiğini geçtiği zaman farklılıklar olduğundan gürültü titremeye dönüştürülecektir. Bu zamanlama değişimi değişkendir ve girişteki gürültü ile orantılıdır ve kenarların eğimi ile ters orantılıdır (dV / dt).

Optik zayıflamayı artırdıkça dV / dt'yi azaltırsınız, ancak gürültüyü azaltmazsınız, böylece titreşimi artırırsınız.

VCO çözümü hakkında

FM zamanlama kaynağınızı (Dave'in cevabının önerdiği gibi) sorunuzda talep ettiğiniz gibi gauss rastgele ses üretmesi olası değildir. Kesinlikle uçtan uca ilişkisiz rasgele gürültü değil (rasgele titreşim veya "RJ"), peşinde olduğunuz ve Kubicek devresinden ne alacağınız gibi görünüyor.

Bu , bir CDR'yi karakterize ederken endişelenmeniz gereken başka bir özellik olan frekans süpürmeli sinüzoidal titremeyi (SJ) elde etmek için iyi bir yöntemdir. Aslında benim deneyimimde CDR'lere tek frekanslı sinüzoidal titremeye toleransları ile ilişkisiz gaussian rastgele titremeye toleranslarından çok daha yaygındır.

Yapabileceğiniz bir şey, DLL'lerde kullanılan gecikme devresinin bir sürümünü uygulamaktır. Bu tipik olarak bir akım açlık inverteri zinciridir. Raylardan cihaza akım beslemesini ve cihazdan akım beslemesini (yükselme / düşme simetrisi için) dejenere etmeniz ve çıkışta bir yeniden invertör (akım açlığı olmadan) bulundurmanız gerekir.

Bu aynı zamanda kaynaklardaki en yaygın Jitter kaynağını taklit eder (kısmi ray çökmesi ve transistörlerin G_m'si aracılığıyla çıktıya modüle edilmesi.

^{bu devreyi simüle et - CircuitLab kullanılarak oluşturulan şematik}

Voltaj kontrollü akım kaynakları sadece PMOS ve NMOS transistörleri olabilir, ancak bir kartta başka seçenekleriniz vardır. Gecikme voltajının kontrolünü artırmak için aşama sayısını değiştirebilirsiniz.

Kendimle çelişmek için, gecikme aşamalarının sayısını çift bir sayıya kadar koruduğunuz sürece üst kaynağı da kontrol edebilirsiniz (invertörler olmak, sırasıyla yükselen ve sonra düşen kenarı geciktirir). Daha sonra çıkışta iki yeniden invertör olması gerekir.

^{bu devreyi simüle et}

Ancak, sadece kenarlara gürültü enjekte etmek istiyorsanız, daha da basit bir yol var.

^{bu devreyi simüle et}