2'den fazla girişi olan bir XOR nasıl çalışması gerekiyor?

Bilgisayar mühendisliği okumaya yeni başladım ve XOR kapısının davranışlarıyla ilgili bazı şüphelerim var.

XOR'ları öğrendiklerimden farklı davranan Logisim ile devreleri yansıtıyorum. Bana göre, girişler tek bir kombinasyon aldığında yüksek çıktı veren parite geçidi gibi davranmalıdır. Bununla birlikte, ikiden fazla giriş için değildir. Nasıl davranmalı?

Ayrıca bir kitapta XOR kapılarının ikiden fazla girdiyle üretilmediğini de okudum. Bu doğru mu? Niye ya?

İkiden fazla girişi olan özel bir OR kapısının nasıl davranması gerektiğine dair farklı bakış açıları vardır. Çoğu zaman, böyle bir XOR geçidi, 2 girişli geçitlerin kaskadları gibi davranır ve tek eşlik işlevini yerine getirir. Bununla birlikte, bazı insanlar münhasır OR anlamını daha tam anlamıyla yorumluyorlar ve çıktının yalnızca tam olarak girdilerden biri 1 ise , 1 olması gerektiğini söylüyorlar . paslı hafızamda bir ASIC hücre kütüphanesinde gördüm. Bir XOR kapısı için uluslararası standart sembollerden biri =1, "1 ve sadece 1" tanımına daha tutarlı göründüğü etiketli bir dikdörtgendir .

EDIT: exclusive-OR'ın "1 ve sadece 1" olarak tanımlanması nadirdir, ancak bulunabilir. Örneğin, IEEE-Std91a-1991, exclusive-OR için p sembolünü verir. Not: "İki girişten biri ve yalnızca biri 1 konumunda duruyorsa, çıkış 1 konumunda duruyor." 2'den fazla giriş için standart, bunun yerine "tek eşlik" sembolünün kullanılmasını önerir. Bu kafa karıştırıcı durumu tartışan web siteleri arasında XOR: The Interesting Gate ve TAMS'taki kapı gösterileri bulunmaktadır . Bir google araması ayrıca, kesinlikle konuşursak, ikiden fazla girişi olan bir XOR geçidi diye bir şey olmadığını iddia eden siteler açacaktır.

İki kapıdaki XOR'da, girişler farklı olduğunda çıkış yüksektir. Girişler aynıysa, çıkış düşüktür.

Dolayısıyla bu doğruluk tablosu:

İkiden fazla girişi olan bir XOR geçidi bulabilirsiniz, ancak bunlar aslında 3 girişli bir XOR değil. A ve B girişlerini XOR yaparlar ve "R" sonucu daha sonra C girişine sahip XOR olurlar. Ve R XOR C sonucu daha sonra giriş 4 ile XOR olur.

İşte gösterilen üç XOR girişi için bir doğruluk tablosu:

Basit bir eşlik algoritması, örneğin Ethernet üzerinden alınan bir mesajdaki XORing bitleridir. Gönderici ve alıcı, XORing'in mesaj bitlerinin 0 olması gerektiğini biliyorsa (mesajdaki bir bit, bir tane ekleyebilmesi için, herhangi bir uzunlukta bir mesaj XORed olduğunda 0 olabilir) sağlanmışsa, o zaman alıcı, 1 bit çevrildi. Bu, sadece tek sayıda bit değişikliği bulabildiği için kötü bir eşlik kontrolüdür, ancak konsepti gösterir.

Eğer 4 giriş alıp ikiden bir XOR'a ve ikiden diğerine beslerseniz, iki XOR çıkışını alın ve üçüncü bir XOR'a besleyin, çıktısı olması gerektiğine inandığınız şeyi yapar (sanırım).

XOR tamamen bir eşlik kapısı değil. XOR çıkışını girişlerden biri ve yalnızca biri 1 olduğunda 1 olarak tanımlarsanız, o zaman üç girişli XOR, hepsi-1 girişi için 0 verir. Bu çok sık kullanılmaz ve bu nedenle az sayıda 3 girişli XOR-geçidi vardır.

XOR deyince çoğu insan ne demek tam olarak bir parite denetleyicisi olan modulo 2 ilavesidir. 3 girişli XOR'lar olarak etiketlenen çoğu kapılar aslında modulo 2 ekleme kapılarıdır. İki giriş için, modulo 2 ilavesi, XOR ile aynı şeydir, ancak yukarıda tarif edilen XOR'dan 0, bunun yerine modulo 2 kapılarında bir 1'dir. Rasgele sayıda girişe sahip olan Modulo 2 kapıları, basit iki girişli XOR geçitlerinden üretilebilir.

Sorunuzu görmek için biraz arama yaptım ve 3 girişli bir XOR kapısı olan bir IC buldum. Nxp'den 74LVC1G386. nxp sitesindeki bu parça numarasının arama sonuçlarını gösteren nxp sitesine bağlantı http://www.nxp.com/search?q=74lvc1g386&type=keyword&rows=10

Böylece oraya gittim ve test ettim! Küçük bir verilog dosyası yazdım, simüle edip dalga biçimine baktım.

Verilog için doğru yorumu ortaya çıkıyor: Bu yazının AKA Yorum 2 girişinde garip bir miktar 1 var.

module top (y1, y2);
output y1, y2;
reg a, b, c;
wire x1, x2;
wire t;

xor(t, a, b);
xor(x2, t, c);

assign y2 = x2;
assign y1 = x1;

xor(x1, a, b, c);

initial
begin
  $dumpfile("test.vcd");
  $dumpvars(y1, y2, a, b, c, x1, x2);

#20
#10  a = 0; b = 0; c = 0;
#10  a = 0; b = 0; c = 1;
#10  a = 0; b = 1; c = 0;
#10  a = 0; b = 1; c = 1;
#10  a = 1; b = 0; c = 0;
#10  a = 1; b = 0; c = 1;
#10  a = 1; b = 1; c = 0;
#10  a = 1; b = 1; c = 1;
#10  a = 0; b = 0; c = 0;
end

endmodule

Basit çoklu giriş VEYA kapısının mantığına göre, tüm girdiler arasında en yüksek değeri üstlenir, ancak bir karar vermez. EXOR ile ilgili olarak (yarı toplayıcı ile karıştırılmış olmak bir tesadüf olmakla birlikte, çok değerli bir mantık EXOR'da olmadığı gibi) girdiler arasında hangisinin en yüksek olduğu, ancak en yüksek olması durumunda (0 + 0 .. 1 + 1) aynı olduğu için seçemeyen girişleri gösterir, hangisinden seçileceğine karar veremeyeceği anlamına gelir. Hiçbir karar, çıktının sıfır olduğu anlamına gelir. Örneğin, bir kişiden bir marka bir markadan maksimum sayıda şeker alması isteniyorsa ve iki marka varsa (radix = 2), o zaman en yüksek tatlı sayısına sahip olanı seçebilir, ancak her iki marka da Her iki markanın da aynı numarayı vermesi durumunda, aynı şekilde seçemediği hiçbir ücret alınmaz (0,0 anlamına gelir) 1) karar veremediği şekerlemelerin çıktısının sıfır olduğu anlamına gelir. Aynı mantık, 3, 4 veya daha fazla sayıda markanın (daha yüksek çaplı) tatlılar için genişletilebilir. Bu, çoklu değer mantığına eşit olarak uygulanabilir. (x + x + .. + x = 0 burada x herhangi bir değere sahip olabilir), üç girişli EXOR geçidi 1 + 1 + 1 = 0 (1 + 1 + 1 = 1 normal yorumuna göre olduğu gibi parite ile karıştırılmış). VT Ingole, Doktora