pratik sonuçları

Arka fon

Devre karmaşıklığı , sınırsız derinlik ve sınırsız fan girişi VE, VEYA ve DEĞİL kullanılarak oluşturulan polinom boyutu olan devre ailelerinin (yani, her giriş boyutu için bir devre dizisi) kümesi olarak tanımlanır .$AC^0$

Parite fonksiyonu ile -bit giriş giriş bit XOR eşittir.$\oplus$$n$

Devre karmaşıklığında kanıtlanmış ilk devre alt sınırından biri şudur:

[FSS81], [Ajt83]: .$\oplus \notin AC^0$

Sorular:

, transistörler gibi elektronik parçalar kullanılarak sınırlı derinlikte ve polinom boyutunda elektronik devreler kullanılarak hesaplanabilecek fonksiyon sınıfı olsun . ( adını oluşturdum, bunun için daha iyi bir ad biliyorsanız bana bildirin). E C $EC^0$$EC^0$

1. devreleri kullanarak pratikte hesaplayabilir miyiz ?E C $\oplus$$EC^0$

2. Sınırsız fan girişi VE / VEYA ne olacak? Bunları hesaplayabilir miyiz ?$EC^0$

3. Does herhangi pratik sonuçları var mı? Mi pratikte önemli? A C $\oplus \notin AC^0$$AC^0$

4. (teorik) bilgisayar bilimcileri için neden önemlidir?$\oplus \notin AC^0$

Not:

Bu yazı ilginç sorular içeriyor, ancak OP yazıyı daha okunabilir hale getirmeyi ve bazı nedenlerden dolayı yanlış anlaşılmayı düzeltmeyi reddetti gibi görünüyor, bu yüzden ondan soruları yeniden gönderiyorum. (Orijinal gönderiyi düzenlemek daha kolay olurdu, ancak şu anda başka bir kullanıcının yayınını ağır bir şekilde düzenlemenin bir sakıncası yoksa bir anlaşma yoktur.)

İlişkili:

• Eşlik ve$AC^0$

• parite neden önemli değil? $AC^0$(Hesaplamalı Karmaşıklık Blogu)

Elektrik mühendisi değilim, eşlik kapıları için anahtarlama devreleriyle ilgili çevrimiçi patentleri araştırın ve tüm teklifler (sadece 1970'lerin sonuna kadar patent buldum) boyut-derinlik sorununu tartışıyor. Baktığım her üç patent de fanin-2 kapılarına dayanan logaritmik derinliğin çözümlerini önerdi. İlk sorunuzun cevabı muhtemelen "hayır" dır.

JJ Moyer: Parite Kontrolü Anahtarlama Devresi, Amerika Birleşik Devletleri Patenti US3011073, 1961

AF Bulver ve diğerleri: n-giriş parite fonksiyonunun NAND Gate gerçekleştirilmesi, ABD Patenti US3718904, 1973

PJ Baun, Jr .: Parite Devreleri, Amerika Birleşik Devletleri Patenti US4251884, 1981

Johne, sorunun ne? Hiç kimsenin iddia etmediği şeyler hakkında tartışmaya çalışıyorsunuz. Hiç kimse parite alt sınırının teorinin uygulandığı devrelerden başka devrelerle (yani AC ^ 0 devreleri) XOR'un hesaplanmasında temel bir sınır oluşturduğunu söylememiştir . Burada gizli varsayımlar veya örtülü çıkarımlar yoktur. Özellikle hepimiz, örneğin XOR'u sabit fan girişi ile bile logaritmik derinlikte polinom boyutlu NAND devreleri ile hesaplamanın mümkün olduğunu biliyoruz.

Shannon'ın teklifi de büyük önemsizdir. Burada, sabit derinlikteki AND-OR devrelerinin Parite'yi hesaplamak için üstel büyüklüğe sahip olması gerektiğinden şüphelenildiğine dair bir gösterge yoktur. Tabii ki tahmin etmiş olabilir, çünkü tahmin etmek kolay olduğu için bu bir süre problemle oynadıktan sonra doğru olmalı, ama ne olacak?

Tamamen noktayı kaçırıyorsunuz: alt sınırların kanıtlanması son derece zor ve bir yerden başlamamız gerekiyor, en basit modellerle. Bu aslında ilk devre alt sınırıydı, teknikler birçok ilginç fikirlere (öğrenme teorisi gibi diğer alanlar da dahil) yol açıyor ve sonuç mantıklı olsa da, kanıt anlayışlı ve hiç de önemsiz değil.

Sonucun sezgisel görünmesi bunu açıkça ortaya koymaz; Eğer öyle olduğunu düşünüyorsanız, lütfen paritenin AC ^ 0'da olmadığını kanıtlayın. Herkes P'nin bu konuda da NP'ye eşit olmadığını biliyor, ancak hiç kimse kanıtın yakınında değil.

NAND kapıları hakkındaki diğer konulardaki şikayetleriniz de bir anlam ifade etmiyor. Bu alt sınır, temelde aynı oldukları için NAND geçitlerinden inşa edilen sabit derinlikli devreler için eşit derecede iyi tutar. Sonucu AND, OR, NOT ile belirtmeyi seçmek sadece kolaylık meselesidir. Yani bu sizin istediğiniz gibi gerçek bir dünya uygulaması olabilir: NAND kapılarının bilgi işlem paritesinin sabit derinlikli devreleri üstel boyut gerektirir . En önemli şey olmasa bile pratik bir sınırlama getirir. Bu küçük XOR devreleri söylüyor geniş girişlerin sayısı n ya derinlik n veya NAND dışındaki kapıları ile büyüyen olması gerekir. Bundan neden memnun değilsin?

Devre derinliğinin gerçek dünyada bir sorun olmadığı iddianız da çok yanıltıcıdır, çünkü derinlik doğrudan zamanla ve saatin çalışabileceği maksimum frekansla ilgilidir.

Bu arada, CS topluluğu EE boolean devre teorisinin farkındaydı ve iddia ettiğinizin aksine bunun üzerine inşa edildi.

Aşağıdaki link çoğu CMOS geçidine genel bir bakış sunmaktadır. Bağlantıda "VE VEYA Ters" (AOI) ve "VEYA VEYA Ters" (OAI) olduğuna dikkat edin. Bu devreler tipik olarak, ayrı bileşenlerini kullanarak aynı devreyi oluşturmak için alacağı boyutun bir kısmıdır. Örneğin, bir OAI33 devresi (ticari dökümhaneler standart hücre kütüphanesinden alınır) ~ alanı alır, ancak eşdeğer ayrık hücreler kullanılarak aynı devrenin oluşturulması ~ alanını alır.3.82 $1.62^2$$3.82^2$

• CMOS Teknoloji Mantık Devresi Yapıları

Aşağıda, tipik olarak boolean cebirinde olarak tanımlanan sekiz transistörlü tam toplayıcı devre açıklanmaktadır . Karşılaştırma için, tipik bir 2 girişli {NAND, OR, XOR, vb} geçidi tipik olarak dört ila sekiz transistörden oluşur.$s = a \oplus b \oplus c_{in}$

• Yüksek Hızlı, Düşük Güçlü 8T Tam Toplayıcı Hücre

Yüksek hızlı, kompakt XOR / XNOR kapılarını bulmak için iyi bir yer, tam toplayıcılarda ve Hamming ECC devrelerinde (genellikle kritik yoldadır).

Ayrıca, devre derinliği sorunu genellikle VLSI senkron mantığında endişe verici değildir. Herhangi bir sonucun tek derinliği , maksimum saat süresini tanımlayan kritik yoldur. Kombinatoryal mantığın büyük çoğunluğu, kritik yol için zamanın çok kısa bir sürede sonuçlarını çoğaltır. Kritik yollar, bir çipin üzerine dağılmış birkaç alandan geçmesi gereken bazı kombinatoryal mantıkla ortaya çıkma eğilimindedir.

Çoğu zaman zamanlama kısıtlamalarını karşılamak için kombinatoryal mantığın "boru hattı" ile birleştirilmesi mümkündür. Bu, yeni bir giriş alan ve her saat döngüsünde yeni bir çıkış üreten, ancak çıkışta belirli bir giriş bulunmadan önce saat çevrimi gecikmesi olan bir devre oluşturma etkisine sahiptir . Bu , pratikte çoğu devreyi ~ yapma eğilimindedir .O ( 1 $n$$O(1)$

$AT^2 = \Omega(n^2)$

• VLSI Uygulamalarının Karmaşıklığı ve Tamsayılı Çarpmaya Uygulanan Boole Fonksiyonlarının Grafik Gösterimleri

Hesaplama Karmaşıklığı Blogu'ndan:

Bu şu soruyu gündeme getiriyor: gerçek dünyadaki bazı insanlar gerçekten PARİTE için çok boyutlu sabit derinlik sınırsız fan-AND-OR-DEĞİL devreleri inşa etmek istiyorlar ve bu sonuç onlara neden yapamayacaklarını söylüyor mu?

$2^n/n$

$\lambda(3) = 8$

$X \oplus Y \oplus Z = X(YZ+Y'Z') + X'(YZ'+Y'Z)$

$\mu(3)$

$X_1 \oplus X_2 \oplus \ldots \oplus X_n$

$4(n-1)$