Sentez sırasında mandallar nasıl önlenir

VHDL kullanarak bir kombinasyonel mantık bloğu tasarlamak istiyorum, ancak bazen sentezlenen sonuç istem dışı bir mandal içeriyor.

Sentezleyicinin mandalları çıkarmasını önlemek için hangi kodlama yönergelerine uymam gerekir?

Örnek: kodun küçük bir bölümünde if-else deyimlerini kullanmalı mıyım?

Mandalları önlemek için, tüm çıkışlarınızın kodun tüm olası dallarına atandığından emin olmanız gerekir.

Örneğin,

if a = '1' then
   b(0) <= '1';
else
   b(1 downto 0) <= "00";
end if;

ilk durumda b (1) değeri belirtilmediğinden, bir derleyici b (1) 'in önceki değerini orada tutmak istediğinize karar verdi. Bir mandal üretmeyecek şekilde yazmanın bir yolu:

if a = '1' then
   b <= prev_b;
   b(0) <= '1';
else
   b(1 downto 0) <= "00";
end if;

...

if rising_edge (clk)
    prev_b <= b;
end if;

Burada b'nin eski değerini korumasını ve ardından yeni değerle b (0) üzerine yazması gerektiğini açıkça belirtirsiniz.

Başka bir yol, @ TomiJ'nin cevabında olduğu gibi ba varsayılan değerini vermektir.

Bir mandal aldığınız kodu gönderirseniz, belirli bir nedeni bulmanıza yardımcı olabiliriz.

Birleşimsel mantık için süreçler kullanıyorsanız (ve sadece bu nedenle buna karşı öneriyorum), süreç boyunca her yolun, sürecin yönlendirdiği her sinyale bir şey atadığından emin olun. Çıkışların hiçbiri, işlemin "son kez" çalıştırıldığı çıkışlardan herhangi birine bağımlı olamaz.

Aksi takdirde, bir sonraki işlem programlandığında, son kez yeni bir değer elde etmeyen sinyalin değerini tutmak zorunda olduğu için bir mandal çıkarırsınız.

Tamamen kombinasyonel mantığı sürekli ödevler olarak tutmayı ve saatli mantık için süreçleri kullanmayı tercih ederim, sonra mandal almıyorum.

Mandallardan kaçınmak için dört kural:

• Yazdığınız sinyallerden okumayın.
• Doğru bir duyarlılık listesine sahip olun (okuduğunuz tüm sinyallerin duyarlılık listesinde olması gerekir)
• Yazdığınız her sinyale tüm sinyallerin atandığından emin olun. (örneğin: if-else-ifadesinin her dalında)
• Değişken kullanan işlemler için, her değişkeni okumadan önce varsayılan bir değer olarak başlatıldığından emin olun (başka bir değişken veya sinyalde).

Ayrıca, birkaç kombinasyon işleminiz varsa, bir döngü oluşturmadığınızdan emin olun.

Birkaç kodlama stili, bu kurallara bağlı kalmanıza yardımcı olabilir, örneğin @ TomiJ'nin cevabındaki stil. @Martin Thompson'ın belirttiği gibi, kombinasyonel mantığın bir arada olmasını önlemek daha iyi olabilir. Bunun yerine her şeyi saatli bir sürece koyun.

@Fbo ve @Martin Thompson tarafından işaret edildiği gibi, işlemin yönlendirdiği her sinyale işlemin her dalında bir değer atandığından emin olmanız gerekir ve bu değerin herhangi bir çıkışın önceki durumuna bağlı olmaması gerekir sürecin.

Bunu sağlamanın en kolay yolu, işlemin en başında her bir çıktıya bazı varsayılan değerler atamaktır, örneğin (fbo örneğini birlikte seçmek):

COMBO: process(a)
begin
    b <= (others => '0'); -- Assign default value to b
    if a = '1' then
        b(0) <= '1';
    else
        b(1 downto 0) <= "00";
    end if;
end process COMBO;