Kötü göz diyagramı, nereden bakmaya başlamalı?

100Mbit ethernet kartı hata ayıklamaya çalışıyorum ve bir sorunu çözmek için çalışıyorum sorun gidermeye çalışıyorum.

Bu, iletim çifti için göz diyagramıdır. Alış çifti çok benzer. Bu bir LAN8700 PHY ve MII arayüzünü etkin bir şekilde devre dışı bıraktım, bu yüzden PHY IDLE kod dizilerini iletiyor. Veri sayfasına göre 100Mbit / FDX'e zorlanır. 100Mbit / HDX aynıdır.

Düzeltme: Tasarım, VDD_CORE ağına güç sağlamak için LAN8700'ün dahili 1.8V beslemesini kullanıyor; Daha önceki açıklamamda 1.8V mantık kaynağını VDD_CORE kaynağı ile karıştırmış olmalıydım. Bana öyle geliyor ki, güç kaynağı gürültüsü çok yüksek bir olasılık değil, çünkü yüksek, sıfır ve düşük seviyeler aslında oldukça iyi. Yani, göz "ezilmez". İhlallerin hepsi çok iyi geçişlere benziyor, zaman içinde sadece "çarpık", sorunun PHY'deki kristal sürücü / PLL için kristalde veya arzda olduğunu düşünmemi sağlıyor.

Göz diyagramının çalışmasına izin verirsem (yaklaşık 15dk) maskede ihlaller "doldurur", böylece resimde gördüğünüz beyaz ihlaller mavi maskelerin sağ taraflarında beyaz şerit (>) şekilleri haline gelir. Bu bana zamanlama hatalarının zamanlamayı kesin bir miktar soran bir tür ayrık gürültüden ziyade az ya da çok rastgele dağıldığını söylerdi.

PHY'nin kullandığı kristal, 100ppm 802.3 spesifikasyonu içinde ve hatta PHY'nin belirttiği 50ppm önerilen spesifikasyon dahilinde 30 ppm spesifikasyona sahiptir. Kristalin aradığı şeyle eşleşen ve LAN8700'ün nominal kapasitansı olarak belirttiği şeye oldukça yakın olan yükleme kapasitörleri kullanıyorum.

MII arayüzünü devre dışı bırakmadan önce çerçeveleme hataları görüyordum (Linux'umun ifconfig programında bildirildiği gibi). Bağlantıyı 10Mbit'e zorlarsam hata olmaz.

Fark ettiğim çok garip şeylerden biri, PHY'den MAC'e RX_ER (alma hatası) sinyalini tetiklemek için kapsamı ayarlarsam, MAC raporlarında çerçeve hataları birikmesine rağmen asla bir hata sinyali vermemesidir. Şimdi PHY için veri sayfasını okuduktan sonra, RX_ER'in iddia edeceği çok az durum olduğu açıktır, ancak hataları gördüğüm gibi bir göz diyagramıyla aslında PHY arasında olduğuna inanmak çok zor. MAC.

Göz diyagramlarının temellerini anlıyorum, ancak belirli göz desen maskesi ihlallerini olası kaynaklara çevirmedeki bazı deneyimlerini paylaşabileceklerini umarak daha deneyimli posterlerden bazılarına bakıyorum.

(değiştir: şematik eklendi, düzeltilmiş VDD_CORE tedarik kaynağı)

Gördüğünüz göz diyagramı sorunlarına neden olabilecek birçok şey görüyorum. "Sigara silahı" yok, ama potansiyel olarak işleri berbat edebilecek bazı şeyler.

RJ-45'in kullanılmayan pimlerinde ve transformatörün merkez musluklarında 0.01 uF kapaklar (C211, C212, C214 ve C217) bulunur. Bu kapakları kısaltmanızı tavsiye ederim. Buradaki kapak kullanımınız olağandışıdır ve daha sonra sorunlara neden olabilir, ancak yaşadığınız göz diyagramı sorunlarına neden olma olasılığı düşüktür. Anlayabildiğim kadarıyla, bu kapaklara sahip olmanın tek nedeni, birinin Ethernet şeması üzerinden standart dışı bir güç kullandığı zaman için bir DC Engelleme şemasıdır. Standart POE'nin bu korumaya ihtiyacı yoktur ve POE standardı artık "eski" olduğundan POE dışı standart ekipmanlarla karşılaşmanız olası değildir.

Ethernet sonlandırma dirençlerindeki C19 ve C25, 10 pF kapaklarını çıkarın. Bunlar çok küçük ve herhangi bir kullanım için kritik olan şeylerden çok uzak.

Ethernet sonlandırma dirençlerindeki C18 ve C24, 0.01 uF kapaklarını en az 0.1 uF olarak değiştirin. Hatta 4.7 uF'yi deneyebilirsiniz. Bu kapakların birbirinden ayrıldığı "güç rayı" nın oldukça kararlı olması gerekir ve sonlandırma dirençlerinden şaşırtıcı miktarda akım akabilir. L4 / L5 akım akışını çok fazla kısıtlıyorsa ve kapaklar boşluğu almıyorsa, veri hatalarınız olabilir.

Ethernet veri hatlarındaki 10 pF kapağının tümünü C16, C17, C22 ve C23'ü çıkarın. Bunların tek nedeni EMI filtrelemesidir ve hata ayıklama için gerekli değildir. Başka sorunlara neden olmadıklarından emin olmak için bunları kaldırın. Gerekirse bunları daha sonra her zaman geri koyabilirsiniz.

Transformatör merkez musluklarındaki C20 ve C21, 0.022 uF kapaklarını en az 0.1 uF olarak değiştirin. 1.0 uF de denemek için iyi olabilir. 10 ohm direnç ve L4 / L5 göz önüne alındığında bu hat çok fazla düşüyor olabilir. Hata ayıklama için bunu VCC'ye bile kısaltabilirsiniz. Direncin (ve daha az bir ölçüde kapağın) tek nedeni EMI filtrelemesidir. PCB'yi yeniden döndürdüğünüzde, 10 ohm dirençleri L4 / L5'ten geçmek yerine doğrudan VDD33'e bağlamalısınız. 10 ohm direnç ve L4 / L5 yedeklidir. Doğrudan VDD33'e giderek sonlandırma dirençlerinize gürültü enjekte edilmesini önleyebilir ve bu alandaki filtrelemeyi optimize etmeyi kolaylaştırabilirsiniz.

VDDIO piminde daha fazla başlığa ihtiyacınız olacak veya boncuğu kısa devre yapacaksınız. Bu pim birçok I / O pimine güç sağlar ve üzerinde çok fazla akım olacaktır. LC filtresi (boncuk + 0,4 uF) nedeniyle akım aç olursa, G / Ç pinlerinde çok sayıda eşzamanlı anahtarlama gürültüsü olacaktır. Bu, o boncukla filtrelediğinizden daha fazla gürültüye neden olur. Bu gürültünün Ethernet çıkışlarına çıkması bile mümkündür.

Transformatörünüzdeki pin çıkışlarının doğru olduğundan emin olun. Olası olmasa da, orta musluğun ve başka bir pimin değiştirilmesi mümkündür. Bir şeyleri doğrulamak için 5 dakika harcamaya değer. Bu nedenle, LAN8700'ün pin çıkışlarını da doğrulayın.

Bunların hiçbiri bir şeyleri iyileştirmezse, 25 MHz'lik bir metal osilatör alabilir ve kristalinizi değiştirebilir. Kristal devrelerin garip şeyler yaptığını gördüm, bu yüzden sadece huzur için prototip kartınızı kesmeye değerse, clk'nizin kararlı olduğundan emin olun.

Şu anda tek gördüğüm bu. Bu yardımcı olur umarım!

2 sentim: 25 MHz için doğru kristal osilatörü seçme tavsiyenize katılıyorum. NSC'nin DP83865DVH'sini 1 Gbit modunda kullandım ve uzun test kablosu ("özel" kalitesiz 5 kedi ve 110 m civarında) üzerinde durulamaz bir duruma geldiğinde, XTAL'ın değiştirilmesi büyük bir fark yarattı. Devre çok kararlı hale geldi ve böyle bir "iyileştirme" nin fiyatı sadece ~ 10 sent.