«timing» etiketlenmiş sorular

Mesleki yaşamımda, bazen protokoller için zamanlama diyagramları oluşturmam gerekir: UART , SPI , vs. Ancak, uygun programlar bulamıyorum. Bunun için hangi programlar önerilebilir ve bunları kullanan deneyim nedir?

33 communication  spi  uart  timing  drawing 

Bazı retrocomputing eğlencesi için bir Z80 homebrew bilgisayar inşa etmeye ve kendime elektronik tasarımın temellerini öğretmeye çalışıyorum. Kavram kanıtı için, önceki haftalarda breadboard'lara temel bir sistemi başarıyla kurdum. Mevcut prototip son derece basittir. Sistemin saat olarak bir 74HCT04 Pierce osilatör tarafından tahrik edilen bir 4 MHz kristal kullanılan şeffaf modu …

15 embedded  logic-gates  signal-integrity  timing  z80 

Bu yüzden bilmeyenler için, yarış tehlikesi teoremi (RHT) şunları belirtir: A x B + A 'x C = A x B + A' x C + B x C RHT'nin diğer bölümünü, zaman gecikmeleri ve benzerlerini anlıyorum, ancak yukarıdaki mantık ifadesinin neden doğru olması gerektiğini anlamıyorum, biri bunu anlamama yardımcı …

12 digital-logic  logic-gates  timing  race-condition 

Bu müzik dizilerini oluşturuyorum . Sadece tam bir sıralayıcı değil, sıralayıcı için fiziksel bir arayüz. Sıralayıcı, sıralayıcının bağlandığı bir dizüstü bilgisayarda çalışan bir uygulamadır, bu şey kullanıcının anında davul döngüleri yapmasına izin verir. Oldukça eğlenceli, ancak bir dizüstü bilgisayar gerektiriyor çünkü sıralayıcı 'yerleşik' değil. Seveceğim şey sıralamayı cihazımda yapmaktır. Şimdi …

11 arduino  timing  midi 

Micros () belgeleri, dönüş değerinin her zaman 4'ün katı olacağını belirtir. Tercihen 1 mikrosaniye seviyesine kadar daha yüksek çözünürlüklü bir mikrosaniye tıklaması elde etmenin herhangi bir yolu var mı? AVR seviyesine düşmek kabul edilebilir.

11 arduino  timing 

Giriş İnternette ve bazı eğitim sınıflarında SDC formatında zamanlama kısıtlamalarının nasıl oluşturulacağı hakkında birden fazla, bazen çelişen veya eksik bilgi bulduktan sonra , EE topluluğundan karşılaştığım bazı genel saat üreten yapılarla ilgili yardım istemek istiyorum. Bir ASIC veya FPGA üzerinde belirli bir işlevselliğin nasıl uygulanacağı konusunda farklılıklar olduğunu biliyorum (her …

10 clock  timing  constraints  sdc 

Ben fpgas için yeniyim ve anladığımdan emin değilim bazı zamanlama incelikleri var: tüm senkron süreçlerim aynı kenarda tetiklenirse, girişlerim yükselen bir kenarda 'yakalanır' ve çıkışları aynı kenarda değişir ..? sıradaki yükseliş? birinin çıktısının diğerinin girişlerine aktığı iki modülüm varsa, modülüme girişlerin (önceki bir modülün çıkışları) yakalandıkları anda değiştiği durumlar ortaya …

10 digital-logic  fpga  timing 

FPGA dünyasında, bir HDL derleyicisi için yanlış yol kısıtlamaları tam olarak nedir? Neden faydalı?

10 fpga  timing  hdl 

Saat etki alanlarına geniş bir kayıt geçirmek için bir veri yolu eşleyici devresim var. Eşzamansız sıfırlama mantığını atlayarak basitleştirilmiş bir açıklama sağlayacağım. Veriler bir saatte üretilir. Güncellemeler birbirinden çok (en az bir düzine) saat kenarından oluşuyor: PROCESS (src_clk) BEGIN IF RISING_EDGE(clock) THEN IF computation_done THEN data <= computation; ready_spin <= …

10 fpga  clock  timing  sdc 

100Mbit ethernet kartı hata ayıklamaya çalışıyorum ve bir sorunu çözmek için çalışıyorum sorun gidermeye çalışıyorum. Bu, iletim çifti için göz diyagramıdır. Alış çifti çok benzer. Bu bir LAN8700 PHY ve MII arayüzünü etkin bir şekilde devre dışı bıraktım, bu yüzden PHY IDLE kod dizilerini iletiyor. Veri sayfasına göre 100Mbit / …

10 ethernet  timing  signal-integrity  troubleshooting 

Çıplak kemik asenkron DRAM kontrolörünün nasıl inşa edileceğini bilmek istiyorum. Homebrew retro bilgisayar projesinde kullanmak istediğim bazı 30 pimli 1MB SIMM 70ns DRAM (eşlikli 1Mx9) modüllerim var. Ne yazık ki onlar için bir veri sayfası yok, bu yüzden IBM tarafından üretilen Siemens HYM 91000S-70 ve "DRAM Operasyonunu Anlamak" a gidiyorum …

9 memory  timing  dram  7400