Bugünlerde VHDL kullanıyor musunuz?

Ben bir Elektrik Mühendisliği öğrencisiyim ve VHDL olarak bilinen donanım tanımlama dilini inceliyorum. Google'da bir IDE (mac'tayım) aramak için aradım, ancak bu dil oldukça ölü görünüyor.

İşte sorum: gelecekteki bir elektrik mühendisi olarak işimde VHDL benim için yararlı olacak mı? Kullanıyor musunuz?

GÜNCELLEME: Herkese cevaplar için teşekkür ederim, ilk izlenimimde yanılmışım.

SADECE VHDL kullanıyorum. Ölümden çok uzak. Birkaç yıl önce VHDL veya Verilog kullanan insanlar arasında 50/50'lik bir bölünme gibi görünüyordu (en iyi ihtimalle anekdot kanıtı), ancak o zamandan beri çok değiştiğinden şüpheliyim.

VHDL'nin en son sürümü, standart dilde sadece dün olan "VHDL-2008" dir.

Programlanabilir mantıkla (örneğin MCU'lar değil FPGA'lar) çalışmayı planlıyorsanız, VHDL ve Verilog bilmeniz gereken iki dildir. Bir öğrenci olarak, muhtemelen her ikisini de öğrenmek, her ikisini de kullanmak ve her ikisinde de muayene olmak zorunda kalacaksınız. Bu benim için kesinlikle geçerliydi (ve ASIC tasarımında sadece birkaç ders aldım), ancak uzun zaman önceydi.

Şanslar VHDL'dir veya Verilog sizin için tercih edilir. Verilog için kişisel bir tercihim var, ancak her ikisini de bilmek yardımcı oluyor.

Gelecekteki bir mühendis olarak, Verilog ve VHDL'yi kullanabiliyorsanız FPGA'larla (ve benzer teknolojilerle) iyi bir iş bulma şansını kabaca iki katına çıkarabilirsiniz.

Seçimi olabildiğince alakasız (sizin için) kişisel tercihleri ​​bir kenara bırakmaya çalışmalısınız. Bir dil, kendi başına bir amaç değil, sadece bir amaca ulaşmak için bir araçtır. Dışarıda sadece iki büyük HDL olduğu için şanslı olduğunuzu düşünün. Eğer bir bilgisayar bilimcisi olsaydınız, bir düzine tamamen farklı programlama dili ailesi öğrenmeli ve birkaç saat içinde yeni bir dil öğrenmeli ve gün içindeki deyimini anlamanız gerekirdi.

Bir yana: programlama dilleri (Turing Machines'in çalışmasını kontrol etmek için kullanılır) ve donanım tanımlama dilleri (donanımın yapılandırmasını kontrol etmek için kullanılır) tamamen farklı şeylerdir, ancak çoğu HDL'nin ya programlama dilleri gibi görünmelerini sağlayan ya da programlamalarını sağlayan yapılara sahiptir. dilleri de . Bu kafa karıştırıcıysa, C'deki bir RISC CPU'yu tanımlayamayacağınız gibi VHDL'de bir bilgisayar işletim sistemi yazamayacağınızı kabul edin .

VHDL çok ölü bir dil değildir. Sorununuz, Mac OS X üzerinde VHDL programlama yapmak için araçlar arıyor olmanızdır. Ne yazık ki, bir Mac'ten iyi HDL (Verilog veya VHDL) programlama yapmak için çok az seçenek vardır. Bildiğim tek gerçek seçenek (gerçekte oldukça esnek bir sıfattır) Icarus Verilog Simulator .

Diğer gerçek seçenek ve benim seçtiğim, Mac'inizi Boot Camp yapmak ve Windows veya Linux tabanlı araçları bu şekilde almak.

Evet, VHDL'yi günlük olarak kullanıyorum. Ve C ++, C, Matlab, Python . Daha az sıklıkla TCL, Perl, Makefiles, Bash komut dosyaları ve hatta CMD komut dosyaları (aagh!)

VHDL kesinlikle ölmedi. Verilog diliyle (veya daha doğrusu Verilog'un Sucessor, SystemVerilog ile) rekabet eder.

Anladığım kadarıyla, tarihsel olarak VHDL, FPGA tasarımı için daha yaygın ve ASIC tasarımının tersi idi.

Diller sözdizimsel olarak oldukça farklıdır, ancak tasarım amaçları için neredeyse birbirinin yerine geçebilecek kadar semenatik olarak benzerdir. Bu nedenle çoğunlukla kullanılan organizasyona bağlıdır.

Şimdi programlama dilleriyle karşılaştırıldığında (VHDL ve Verilog, programlama dilleri değil, HDL'lerdir (Donanım Tanımı Dilleri)), değerli birçok ücretsiz araç yoktur. En iyi araçlar genellikle pahalı ticari ürünlerdir (genellikle ücretsiz akademik lisanslar sunsalar da).

VHDL kullanıyordum çünkü okulda bana öğretilen buydu. Şimdi Verilog'u sadece YOSYS, IceStorm, PrjTrellis vb.Gibi en açık kaynaklı FPGA / HDL araçlarının desteklediği tek dil olduğu için Mac kullanıyorum. Kafes OS X için araçlarını piyasaya sürdü. Biri Wine'ı kullanabilirdi, ancak açık kaynak araçlarının daha büyük boyutta daha hızlı olduğunu keşfettim (ücretsiz olduklarından bahsetmiyorum).

Son olarak, verilog'u kullanmak için sahip olduğum en büyük gerekçe Verilator aracıdır. Verilator, verilog'u C koduna derlemenize ve bilgisayarınızdaki diğer kütüphanelerle iletişim kurabilen donanımı tam anlamıyla oluşturmanıza olanak tanır. HDL'de Konvolüsyon Ağı tasarımı yapıyorum, bu da sanal FPGA'ma python push verisi alabileceğim ve bir görüntü geri alabileceğim anlamına geliyor. ZipCPU'nun yaratıcısının sanal FPGA'sındaki veri akışlarıyla yüklendiği ve etkileşimde bulunduğu çılgın şeyleri bile duydum. Verilator maalesef sadece verilog'u destekliyor - ama bu ne.

Bütün bunlar bir yana, Gömülü sistemler profesörüm VHDL'nin tarihsel olarak eğitim ve hükümet kullanımı için popüler olduğunu söyledi çünkü başlangıçtan beri açık bir standarttı. 10 yıl kadar kapalı kaldıktan sonra verilog nihayet açık bir standart olarak yayınlandı. Bu zamana kadar, VHDL zaten izini bırakmıştı.

VHDL'nin ölümden çok uzak olduğunu söylerken diğer cevapları da yankılayacağım. Bir FPGA tasarlamak için seçebileceğiniz iki dilden biridir. Diğer cevaplarda belirtildiği gibi, Verilog tek seçeneğinizdir. Şimdiye kadar sadece VHDL kullanan yerlerde çalıştım (bölgesel gibi görünüyor, hangi dil kullanılacak). Araçların her ikisinde de tasarlanmasını istiyorsanız, Xilinx'in XST paketini veya Altera'nın Quartus paketini almanızı öneririm.

VHDL'nin canlı olup olmadığını iyi ölçmek istiyorsanız, dice.com, monster.com veya indeed.com gibi iş arama sitelerinde vhdl için arama yapmayı deneyin. Standart C / C ++ programlamasının biraz daha niş olduğunu, ancak çok arzu edilir olduğunu göreceksiniz.

VHDL'yi Intel ve Qualcomm'da, çeşitli savunma sanayi şirketlerinde ve başlangıçlarda kullandım.

Qualcomm'un cep telefonlarına giren MSM çipleri VHDL'de yazılmıştır. Yine de, bölgesel gibi göründüğü diğer posterlere katılıyorum.

Elektrik mühendisliği geniş bir alandır ve örneğin RF konusunda uzmanlaşmaya karar verirseniz Vhdl'ye hiç ihtiyacınız olmayabilir. Ancak Dijital Donanım ve / veya Fpga tasarımına giriyorsanız, VHDL veya Verilog'a ve TCL, Perl, Python ve Matlab gibi bir dizi diğer komut diline ihtiyacınız olacak. VHDL ve Verilog arasında seçim yapmak için fazla endişe duymanıza gerek yok. Onlar sadece tasarımınızı ifade eden bir dildir. Dijital tasarımın temelleri aynıdır.

Diğerlerinin söylediği gibi, VHDL ve Verilog dijital donanım tasarımını tanımlamak için kullanılır. Kod daha sonra, temelde bir netlist ile sonuçlanan, açıkladığımız donanıma ulaşacak mantığı üreten bir "sentez" aracı tarafından işlenir.

VHDL Avrupa'da daha popüler ve Verilog ABD'de daha popüler. Ancak, her ikisini de öğrenmek en iyisidir. Bir işte çoğunlukla bunlardan sadece birini kullanırsınız. Ancak, kodun ikisinde de okunması gerekebilir.

Birkaç yıldır mühendisim ve VHDL'nin her durumda kullanıldığını gördüm. Ben İngiltere'liyim.

Çekişmenin birincil noktası, tasarımlar yıllar içinde çok karmaşık hale geldiğinden, tasarım doğrulamasında yeni bir yaklaşıma ihtiyacımız var. Burada, tasarımımızın amaçlandığı gibi çalıştığını kanıtlamak için simülasyon kullanıyoruz. Bu, tasarım döngüsünün en kritik aşaması ve en çok zamanın harcandığı aşamadır.

Yıllar önce, Verilog'a güçlü özellikler eklemek için SystemVerilog adlı bir dil yaratıldı; bu dil, daha sonra tasarım doğrulama yeteneklerini geliştirmek için kullanılabilir. SystemVerilog içinde Verilog ve daha fazlasını içerir. SystemVerilog bir HVL yani donanım doğrulama dilidir, Verilog ve VHDL ise HDL yani Donanım tanımlama dilidir. Bu, VHDL'nin daha zayıf görünmesini sağladı, çünkü karmaşık tasarımlar yazmak ve kısıtlı rastgele uyaran üretimi ve onaylama tabanlı test bankları gibi karmaşık teknikleri kullanarak tek bir dil ve yazılım kullanmak isterse, SystemVerilog'u seçip VHDL'yi düşürmek zorunda kalacaklardı. Bununla birlikte, daha yakın zamanda, SystemVerilog'da ancak VHDL'de bulunan aynı özelliklere ulaşmak için VHDL-2008'den yararlanan OSVVM adlı bir metodoloji oluşturulmuştur.

Şu anda, ikisini de öğrenebilir ve güvende olabilirsiniz.

VHDL'nin ölmekte olduğunu söylemeliyim. nedenler:

1. vhdl2008 henüz EDA tarafından tam olarak desteklenmemektedir. Şimdi 2018
2. Kütüphaneler iyi. Ancak fantezi özellikler istiyorsanız, çok zor. Örneğin ieee_proposed, internette çok fazla soru var . Dosya ES'si delidir.
3. Sıkı stili seviyorum, ancak rahatsız edici veya gereksiz olmamalıdır. v2008 bunu daha iyi hale getiriyor, ancak henüz EDA tarafından tam olarak desteklenmiyor. Bu yüzden hala v93 kullanıyorum.
4. SystemVerilog alan adları doğrulaması.

RTL tasarımı konusunda SV'yi VHDL'den daha yüksek önceliğe sahip bazı şirketler olduğunu biliyorum. Yeni başlayanlar için sadece SV'yi öğrenin.

VHDL şeytanın dilidir. Tüm ticari sanayi ve batı kıyısı askeri Verilog kullanır. Sadece doğu kıyısındaki eski dinozor askeri şirketleri (BAE gibi) VHDL kullanıyor. Verilog verse VHDL kullanılırken% 50 oranında bir azalma söz konusudur. Şimdi doğu kıyısı askeri firmalarının nihayet yıkıldığını ve Verilog'u benimsediğini görmeye başlıyorsunuz. Hiç VHDL Sistemini duydunuz mu? VHDL sonunda Ada yazılım dili gibi yoldan gidecek.