Verilog RTL'yi genel bir kapı net listesine dönüştürebilecek ücretsiz veya açık kaynaklı sentez araçları var mı? (jenerik NAND, NOR, XOR, D-flop / kayıtlardan oluşur, vb. Optimizasyon gerekli değildir.). Tam dil için değilse, RTL'nin "yararlı" bir alt kümesine ne dersiniz (sadece Verilog kapısı düzey netlistesinin ötesinde)?
Yanıtlar:
Yosys tam olarak istediğinizi yapar ve Verilog-2005'in büyük bir bölümünü destekler. Yosys ile sentezlenebilecek örnekler için https://github.com/cliffordwolf/yosys-bigsim/ adresindeki * / rtl / dizinlerine bir göz atın .
Açıklama: Yosys'in yazarıyım.
Icarus Verilog, OSS aracı, çok kullanışlı, hatta bir simülatöre sahip. http://iverilog.icarus.com/
Bu bir Verilog simülasyon ve sentez aracıdır. Verilog'da (IEEE-1364) yazılan kaynak kodunu bazı hedef biçimlerde derleyen bir derleyici olarak çalışır. Toplu simülasyon için, derleyici vvp meclisi adı verilen bir ara form oluşturabilir. Sentez için, derleyici istenen formatta ağ listeleri oluşturur. Uygun derleyici, IEEE standardı IEEE Std 1364-2005'e yazılan tasarım açıklamalarını ayrıştırmak ve detaylandırmak için tasarlanmıştır.
Icarus Verilog devam eden bir çalışmadır ve dil standardı da hala ayakta olmadığından, muhtemelen her zaman olacaktır. Bu, bunun gibi olmalı. Bununla birlikte, zaman zaman kararlı sürümler yapacağım ve bu kararlı sürümlerde görünen hiçbir özelliği geri çekmemeye çalışacağım.
Ana taşıma hedefi Linux'tur, ancak birçok benzer işletim sisteminde iyi çalışır. Çeşitli insanlar, çeşitli hedefler için önceden derlenmiş kararlı sürümlerin ikili dosyalarına katkıda bulunmuştur. Bu sürümler gönüllüler tarafından taşınır, bu nedenle ikili dosyaların mevcut olması, ambalajın kimin zaman alacağına bağlıdır. Icarus Verilog, Komut Satırı aracı olarak O Diğer İşletim Sistemine taşındı ve derleyici olmayan kullanıcılar için yükleyiciler var. Önceden derlenmiş kararlı sürümlerin ikili dosyaları olmasına rağmen, bunu tamamen ücretsiz araçlarla da derleyebilirsiniz.
İhtiyacınızın en iyi HDL Analyzer ve Netlist Architect (HANA) tarafından sunulduğunu düşünüyorum: https://sourceforge.net/projects/sim-sim/files / Verilog 1995-2001 yapılarının neredeyse tamamını destekler. Verilog formatında genel kapılar açısından çıktı üretir. Ayrıca eşlenecek teknoloji kütüphanesini de belirleyebilirsiniz. Kendi kütüphane biçimine sahiptir.