11
VHDL veya Verilog? [kapalı]
VHDL ve Verilog , günün HDL'leridir. HDL'lerle hiç deneyimi olmayan biri için ikisinin de avantajları nelerdir?
Verilog, elektronik sistemleri modellemek için kullanılan bir donanım açıklama dilidir (HDL). En yaygın olarak dijital mantık yongalarının tasarımında, doğrulamasında ve uygulanmasında kullanılır. Lütfen uygun olduğu şekilde [fpga], [asic] veya [doğrulama] ile etiketleyin. Birçok Verilog sorusunun yanıtları hedefe özeldir.