«verilog» etiketlenmiş sorular

Verilog, elektronik sistemleri modellemek için kullanılan bir donanım açıklama dilidir (HDL). En yaygın olarak dijital mantık yongalarının tasarımında, doğrulamasında ve uygulanmasında kullanılır. Lütfen uygun olduğu şekilde [fpga], [asic] veya [doğrulama] ile etiketleyin. Birçok Verilog sorusunun yanıtları hedefe özeldir.


2
ASIC tasarımının FPGA HDL sentezinden farkı nedir?
Xilinx ISE, Lattice Diamond, vb. Gibi FPGA / HDL takım takımları ile ilgili bazı deneyimlerim oldu. Genel iş akışı Verilog / VHDL yazıyor, simülasyon yapıyor, test ediyor ve sonra FPGA'yı programlıyor. Birkaç kişinin ASIC tasarımının çok farklı olduğunu söylediğini duydum. İki ana ASIC tipi, Gate seviyesi ASIC ve Transistör seviyesi …
42 fpga  vhdl  verilog  software  asic 

9
Bir FPGA tasarımı çoğunlukla (veya tamamen) zaman uyumsuz olabilir mi?
Üniversitede (5 yıl önce) çok kısa bir FPGA / Verilog kursumuz vardı ve her zaman her yerde saatler kullanıyorduk. Şimdi tekrar hobi olarak FPGA'larla başlıyorum ve yardımcı olamıyorum ama bu saatleri merak ediyorum. Kesinlikle gerekliler mi, yoksa FPGA tabanlı bir tasarım tamamen asenkronize olabilir mi? Kişi karmaşık bir mantık demeti …
39 fpga  verilog 

7
Bir HDL'de CPU'nun okunabilir ve eğitsel uygulamaları
Bir CPU'nun VHDL veya Verilog'da okunabilir ve eğitici bir uygulamasını önerebilir misiniz? Tercihen iyi belgelenmiş bir şey. PS Bakabileceğimi biliyorum opencores, ama insanların gerçekten baktıkları ve ilginç buldukları şeylerle özellikle ilgileniyorum. PS2. Sucky etiketleri için özür dilerim, ancak yeni bir kullanıcı olarak yenilerini oluşturamıyorum


7
HDL'yi nasıl öğrenirim
Bu dönemde Digital Design'da bir kurs alıyorum ve sadece onu seviyorum. Artık gömülü sistem ve dijital tasarımdaki çalışmaların çoğunun önce bilgisayar simülatörleri üzerinde yapıldığını ve ardından donanım kullanarak uygulandığını biliyorum. Bu yüzden HDL öğrenmeye nasıl başlamalıyım diye merak ediyordum. Birkaç sorum var Ne? Standartların ne olduğunu bilmiyorum ama hangisini alması …
24 simulation  vhdl  verilog  hdl 

6
Seri protokol sınırlama / senkronizasyon teknikleri
Asenkron seri iletişim bugünlerde bile elektronik cihazlar arasında yaygın bir şekilde yayıldığı için, zaman zaman çoğumuzun böyle bir soru ile karşılaştığına inanıyorum. Bir elektronik cihaz Dve PCseri hatla bağlı (RS-232 veya benzeri) bir bilgisayarı ve sürekli bilgi alışverişi için gerekli olanları düşünün . Yani PC, her biri bir komut çerçevesi …
24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

5
Çıkarılan mandallar neden kötü?
Derleyicim birleştirici döngülerdeki ( always @(*)Verilog'daki) çıkarımlı sürgülerden şikayetçi . Ayrıca, çıkarılan mandalların tercihen kaçınılması gerektiği söylendi. Çıkarılan mandallarda tam olarak yanlış olan nedir? Kesinlikle kombinatoryal döngüler yazmayı kolaylaştırır.
22 verilog  hdl  latch 

7
Test ve doğrulama arasındaki fark nedir?
Gördüğüm her ders kitabı, test ve doğrulamanın iki farklı kavram olduğu gerçeğini büyük ölçüde ortaya koyuyor . Yine de hiçbiri net (ya da benim için yeterince net) bir ayrım sunmuyor. Bir bağlam sağlamak için, donanım tasarım dillerini (HDL) kullanarak dijital donanım tasarımlarının doğrulanmasıyla ilgileniyorum. "Fiziksel" veya "somut" bir fark yaratan …

3
Engelleme ve engellemesiz atama arasındaki fark
Aşağıdakilerle karşılaştığımda http://www.asic-world.com/verilog/verilog_one_day3.html bu sayfayı okuyordum : Normalde flip-flopları sıfırlamamız gerekir, bu nedenle saat 0'dan 1'e (poz) her geçişte, sıfırlamanın iddia edilip edilmediğini (senkronize sıfırlama) kontrol ederiz, sonra normal mantıkla devam ederiz. Eğer yakından bakarsak, kombinasyonel mantık söz konusu olduğunda atama için "=" ve ardışık blok için "<=" operatörüne sahip …
15 verilog 

4
BJT transistörler doygun bir durumda nasıl çalışır?
NPN BJT'ler (Bipolar Kavşak Transistörleri) hakkında bildiklerim: Baz-Yayıcı akımı, Kollektör-Yayıcıda HFE süreleri ile yükseltilir, böylece Ice = Ibe * HFE VbeBaz Verici arasındaki voltajdır ve herhangi bir diyot gibi genellikle 0,65V civarındadır. VecYine de hatırlamıyorum . Eğer Vbeminimum eşik değerinden daha düşük, daha sonra transistör açık ve kontaktların herhangi biri …

2
Bu operatöre verilog'da “+:” denir
Verilog test senaryosundan geçiyorum ve bir ifade buldum assign XYZ = PQR_AR[44*8 +: 64]; "+:" Operatörü olarak bilinir. Bunu Google'da bulmaya çalıştım, ancak alakalı bir cevap alamadım.
14 verilog 

5
CPLD'lerde veya FPGA'larda şematik tasarım yerine Verilog veya VHDL'yi seçmeme ne sebep olabilir?
Programlanabilir mantıkta kesinlikle arka planım yok, projelerimde çoğunlukla mikrodenetleyiciler kullanıyorum, ancak son zamanlarda video ile çalışmam gerekiyordu ve mikrodenetleyici ihtiyacım olan şey için çok yavaş, bu yüzden CPLD'lerle oynamaya başladım. Sadece şematik tasarım kullanarak CPLD ile iyi sonuçlar elde ettim ancak CPLD'ler hakkında bilgi ararken VHDL ve Verilog kullanarak birçok …

1
Verilog: XOR tüm vektör sinyallerini birlikte
wire large_bus[63:0]64 genişliğinde bir vektör verildiğini varsayalım. Tek tek sinyalleri hepsini yazmadan nasıl XOR yapabilirim: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Özellikle genişliği bir tarafından belirtilen vektörler için bunu yapmakla ilgileniyorum localparam.
13 verilog 

6
C üzerinde Verilog veya VHDL kullanma motivasyonu nedir?
Programlama geçmişinden geliyorum ve donanım veya bellenimle çok fazla uğraşmadım (en azından biraz elektronik ve Arduino). Verilog ve VHDL gibi donanım tanımlama dillerini (HDL) C veya bazı Assembly gibi programlama dillerinde kullanmadaki motivasyon nedir? Bu mesele hiç bir seçim midir? Ürün yazılımının bir HDL'de yazıldığı donanımın, talimatların paralel olarak çalıştırılmasında …

Sitemizi kullandığınızda şunları okuyup anladığınızı kabul etmiş olursunuz: Çerez Politikası ve Gizlilik Politikası.
Licensed under cc by-sa 3.0 with attribution required.